Делаю так
Код:
component debounce IS
GENERIC( counterBitNb : positive := 18;
mode : integer range (0 to 1) := 0
);
PORT( input : IN std_ulogic;
debounced : OUT std_ulogic;
clock : IN std_ulogic;
reset : IN std_ulogic
);
end component;
signal debounced_s,input_s, clock_s,rst_s:std_ulogic;
begin
D1:debounce
PORT MAP(
input=>input_s,
debounced=>debounced_s,
clock=>clock_s,
reset =>rst_s
);
Собственно все.
Иногда для понимания полезно нарисовать схемку на бумаге от руки и по ней уже элементарно описывать соединения.