А как насчет Core-Generator??? Он вроде должен генерировать синус???
D:\Xilinx\10.1\ISE\bin\nt\wincoregen.exe
File->New Project, назвал проект SIN, далее вылезает окно с запрашиваемыми параметрами. На вкладке Part (типа Family, Device, Package, Speed Grade) ну я их заполняю соответственно: Spartan2, xc2s100, tq144, -6. А зачем нужны еще 2 вкладки: Generation и Advanced?
Далее вылезает окно Sine-Cosine Look-Up Table, в самой первой вкладке есть параметры Output Width и Theta Input Widhth и еще поле Memory ROM - это все зачем? И как мне посмотреть что эта кривая в итоге действительно синус?
Всем заранее спасибо!

Нашел про меандр

Spartan3E сбил меня с толку.



Там просто заполнено по возрастающей: 1, 2, 3, 4...16.

Nobodevi4 , к сожалению в ближайшее время не могу посмотреть, сейчас Xilinx удалил за ненадобностью, а то на винте места нет.

Был вопрос -
"Народ, кто-нибудб знает, как сделать обыкновенный синус в ISE WebPack 10.1 на Spartan2 и XC2S100???"
Я предложил самый простой вариант с использованием одной ноги плиски . Понятно, что синус не идеальный будет, но речь воспроизводится прекрасно. Для "красивого" синуса, как впрочем и для любой другой заданной формы сигнала, само собой - ЦАП лепить. Для синуса можно обойтись и без табличного метода. А проще всего пилу делать.

PCBWay - всего $5 за 10 печатных плат, первый заказ для новых клиентов БЕСПЛАТЕН

Сборка печатных плат от $30 + БЕСПЛАТНАЯ доставка по всему миру + трафарет

Онлайн просмотровщик Gerber-файлов от PCBWay + Услуги 3D печати

Пилу то да, просто счетчиком считать в "+", потом в "-".

Выбираем схему BMS для заряда литий-железофосфатных (LiFePO4) аккумуляторов

Обязательным условием долгой и стабильной работы Li-FePO4-аккумуляторов, в том числе и производства EVE Energy, является применение специализированных BMS-микросхем. Литий-железофосфатные АКБ отличаются такими характеристиками, как высокая многократность циклов заряда-разряда, безопасность, возможность быстрой зарядки, устойчивость к буферному режиму работы и приемлемая стоимость. Но для этих АКБ очень важен контроль процесса заряда и разряда для избегания воздействия внешнего зарядного напряжения после достижения 100% заряда. Инженеры КОМПЭЛ подготовили список таких решений от разных производителей.

Подробнее>>

Пила делается кольцевым счетчиком в + потом в максимуме 0 и по кругу.

Новый аккумулятор EVE серии PLM для GSM-трекеров, работающих в жёстких условиях (до -40°С)

Компания EVE выпустила новый аккумулятор серии PLM, сочетающий в себе высокую безопасность, длительный срок службы, широкий температурный диапазон и высокую токоотдачу даже при отрицательной температуре. Эти аккумуляторы поддерживают заряд при температуре от -40/-20°С (сниженным значением тока), безопасны (не воспламеняются и не взрываются) при механическом повреждении (протыкание и сдавливание), устойчивы к вибрации. Они могут применяться как для автотранспорта (трекеры, маячки, сигнализация), так и для промышленных устройств мониторинга, IoT-устройств.

Подробнее>>

ок, спс за примеры, а могу я сделать синус, используя, к примеру, обыкновенный счетчик и блок памяти?
Ну, то есть, на счетчик будет подаваться какой-нить меандр и адреса будут перебираться, а в память загнать уже готовую таблицу значений синуса????
То есть, данные у меня - это будет функция, а адрес - это будет аргумент (угол).
???

Ну так, собственно, так и делают, когда применяют внешний ЦАП. Должен же кто-то выдавать "цифру" на выходы ПЛИС, и проще всего её формировать в блоке памяти, адрес для которого формировать с помощью счётчика.

Я не то написал, имел ввиду не пилу, а /\/\/\/\/\/

Nobodevi4, его по идее можно на лету рассчитывать, но я сейчас не представляю как.

эээ.....а если у меня уже есть верилоговский файл тестбенча и проекта, как мне правильно все это дело ссимулировать...не могу разобраться....Симулирую в ModelSime...

имелось в виду шимом делать синус, скважность можно вытаскивать как из таблицы синуса, так и по разностному уравнению с правильным округлением

Вот почитай.
http://electronix.ru/forum/index.php?ac ... st&id=1293

Я выучил на VHDL еще одно слово! Generic зовется. короче, я хочу повторно использовать модули, и для этого мне им надо передать параметр. Но, топовый уровень у меня - schematic. где мне прописать свой generic_map, чтобы это передалось всем подчиненным модулям?

Ulemir, что мешает делать верхний уровень проекта на VHDL (через компоненты к примеру)? Ведь, на мой взгляд, плюсов больше чем минусов:
Во-первых все одном стиле (только описание);
во вторых возможность проверки всего проекта в моделсим. Насколько знаю, схематику моделсим не отрабатывает.
Всегда работал с квартусом, в нем есть возможность отрисовки RTL схемы синтезированного устройства.
Ниже пример кода

Результат синтеза

Не переубедите, это я уже пробовал. мне такая картинка нагляднее:
http://haos.homeip.net/NixieClock3/CoolNixieClock_cpld.PNG
Вот каждый модуль внутри удобнее написать на VHDL. А если мне эту картинку писать на VHDL то мне придется именовать цепь соединяющую два пина между manual и, скажем, cnt_hour. А оно мне надо? Я именую только значимые для меня цепи
Вот потому и стоит вопрос, где это можно указать? в пропертях объекта? может в файле констрайнтов?
p.s. Нашел в synthesis properties строчку Generics, Parameters. Только плевать оно хотело. пишу output_type:integer:=1 - а все равно генерится с дефаултным значением output_type=>0

Всем привет, подскажите пожалуйста книгу где расписано как создавать поведенческую модель( на VHDL) на xilinx , интересует именно книги где рассказывается поэтапно кк создавать и компилировать, все книги которые скачиваю именно про сам язык и архитектуру xilinx

viewtopic.php?p=1042615#p1042615
Еще воспользуйтесь поиском VHDL книж*, VHDL книг*, VHDL XILINX

Доброго времени суток!

А есть у Xilinx внутрисхемный отладчик типа Альтеровского SignalTap? Или альтернатива какая? Как называется?

Спасибо.

Имя ему Chipscope если не ошибаюсь.

Здравствуйте! Кто нибудь знает, как в симуляторе Xilinx ISE управлять входами – устанавливать лог. 0/1 или таймер?

Какой версии? после девятой только писать testbench на vhdl.