Я знаю что МК "тупорылее" от логики. 595 может до 100мгц работать. Меня интересует какая тактовая будет от МК если тактовый генератор на 4мгц. Если память не изменяет мне то AVR изменяет состояние порта за 2такта и еще ~ 2такта теряется на циклы. по подсчетам F SPI = ~1мгц.
Даааа , тем кто "волочит" в АСМе надо памятник поставить Ничего к сожалению в нем не понимаю...
Начал программить не давно (несколько лет) и то сразу на Си. Оооочень трудно далось мне. Мозги видать в другую сторону заточены. Знаю что АСМ на порядок быстрее от Си. Поэтому сравнение не совсем корректное, но все равно ооочень интересно на какой частоте у Вас работает SPI. Думаю не выше F/4
Пружинные клеммные блоки Degson для монтажа на печатную плату – это простое и надежное соединение, которое позволяет легко решать задачи для различных приложений за счет обширного ассортимента. Клеммники Degson доступны в двух конструктивных исполнениях (торцевой контакт и зажимная клеть), имеют различные направления ввода проводника (45°, 90°, 180°) и обладают широким диапазоном поперечных сечений (0,2…2,5 мм2).
Компания «Компэл» и Analog Devices приглашают всех желающих 27/04/2021 принять участие в вебинаре, посвященном решениям Analog Devices для гальванической изоляции. В программе вебинара: технологии гальванической изоляции iCoupler, цифровые изоляторы, изолированное питание и технология isoPower, гальванически изолированные интерфейсы (RS-485, CAN, USB, I2C, LVDS) и другое.
Измерил. Идут посылки по 8 бит с небольшими паузами (пауза из-за условий для инверсии, смотрите код). Между группами, после того, как передадутся 112 бит, паузы довольно большие (10-20 мс). Выглядит так (ch1 - такт, ch2 - данные):
Вот тактовый импульс подробно, довольно длительный:
Измерим:
Импульс ровно 150нс. Это вас интересовало?
Реализовано так:
Код:
sbi sh_cp_port,sh_cp_bit #Выставили бит на порт nop #Пропустили такт cbi sh_cp_port,sh_cp_bit #Сняли бит
Этот код полная имитация работы энкодера с внешним прерыванием. Но вместо внешнего прерывания используется флаг. Код не тестировал , но должен работать.
Последний раз редактировалось Artos Ср сен 05, 2012 08:24:09, всего редактировалось 1 раз.
Измерил. Идут посылки по 8 бит с небольшими паузами (пауза из-за условий для инверсии, смотрите код). Между группами, после того, как передадутся 112 бит, паузы довольно большие (10-20 мс). Выглядит так (ch1 - такт, ch2 - данные):
Реализовано так:
Код:
sbi sh_cp_port,sh_cp_bit #Выставили бит на порт nop #Пропустили такт cbi sh_cp_port,sh_cp_bit #Сняли бит
Спасибо Вам большое за измерения! 160нс - это получается где то ~3.3мГц (импульс и пауза)
Всем привет! Чтоб зря не мучится на макеткой, спрошу - если подавить дребезг энкодера аппаратно с помощью логики (схема в прицепе), имеет место быть такое решение?
Спасибо! По вашему рисунку подобрал микросхему CD4013, т.е. её прям так и подключать, без каких либо резисторов и конденсаторов? Не сочтите за труд, гляньте пжлста схему. ножки выхода триггеров правильно подключил? (в прицепе)
Входы подтяните резисторами на минус питания. Так как КМОП микросхемы. Полевые транзисторы управляются электрическим полем, потому ловят малейшую статику.
Такое включение триггеров я назвал "идеальным триггером". История такова: когда я начал изучать цифровую технику (примерно лет 13-15 мне было, точно не помню, больше 20 лет назад), дошло дело до триггеров. RS-триггеры известны запрещенным состоянием, когда на обоих входах активный уровень. И я не поверил, что нельзя сделать идеальный триггер. Я ломал, ломал голову, включал так и сяк логические элементы, так и не придумал. И забросил это дело. До то момента, когда я начал работать на предприятии. Нужно было сделать блок управления для станка. МК тогда я не знал. Вопрос стоял просто. Сделаю блок управления, остаюсь работать. Нет - нет.
И тут проблема "идеальный триггер" встала передо мной спустя 10 лет во всей красе. Я все мозги наизнанку вывернул, не выходит и все тут. И я отложил эту проблему, решил разобраться с другой задачей. Реле времени. На руках были реле времени советских времен. На К561ИЕ8. Разбирался с этой микросхемой, баловался, пробовал разные включения. Как-то раз я сидел, пробовал очередное включение. И тут меня осенило. Суть такова. Счетный вход - считаем "S" входом. R - так и остается сбросом. Соединяем выход 1 со входом запрета. Выход 0 - инверсный выход триггера. 1 - прямой выход триггера. То есть, совершенно случайно решил свою проблему "Идеальный триггер"!
Позже я анализировал все известные триггеры. Получается, что мои триггеры можно сделать на D-триггерах и JK-триггерах.
Станок в итоге я сделал. И он успешно отработал в тяжелом, круглосуточном режиме несколько лет.
И я в то время очень удивился, что никто не применял такое включение D-триггеров. Многие схемы можно было многократно сократить. В итоге кол-во плат гораздо меньше выходило бы.
Еще позже, когда я познакомился с конечными автоматами, понял, что по сути, мои схема на этих триггерах - конечные автоматы. С жестко заданной логикой. Без промежуточных состояний, как если бы схема была собрана на обычной логике.
Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 10
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения
Вход
Регистрация
Правила
FAQ
Поиск
