

Проблемы проектирования аналоговых устройств с входными полевыми транзисторами

Олег ДВОРНИКОВ
Oleg_Dvornikov@tut.by

Для аналоговых радиоэлектронных устройств с входными полевыми транзисторами (Field Effect Transistor, FET) рассмотрено конструктивное уменьшение входного тока, выбор между интегральными схемами с входными FET и дискретными FET, а также схемотехнические решения каскадов на дискретных FET для преодоления недостатков серийно выпускаемых микросхем.

Введение

В различной радиоэлектронной аппаратуре (РЭА): масс-спектрометрах, фотодетекторах, измерителях pH, биомедицинских приборах, электроизмерительных приборах — требуется регистрация малых токов или высокое входное сопротивление аналоговых блоков для электрических сигналов в некотором диапазоне частот. Обычно для этих целей применяются серийно выпускаемые электрометрические операционные усилители (ОУ), на основе которых создают преобразователи «ток — напряжение», усилители и повторители напряжения. Однако иногда применение высококачественных электрометрических ОУ не позволяет достичь требуемого уровня характеристик вследствие неправильной формулировки цели проектирования, неиспользования в полной мере возможностей и параметров полупроводниковых приборов.

При разработке аналоговых устройств с входными полевыми транзисторами, прежде всего, необходимо выяснить особенности источника входного сигнала, а именно: его внутреннее сопротивление и емкость, форму сигнала, возможность появления перегрузок и их вид (ток или напряжение, постоянная или импульсная), какая составляющая сигнала содержит полезную информацию, — и с учетом этого выбирать применяемые радиоэлектронные компоненты и схемы их включения.

Так, детекторы частиц представляют собой источники токового импульсного сигнала с большим внутренним сопротивлением и емкостью в диапазоне от единиц до сотен пикофарад, в которых постоянная составляющая сигнала обычно является утечкой детектора и не несет полезной информации.

Обработка таких сигналов заключается в преобразовании токового импульса в напряжение, удалении постоянной составляющей, увеличении отношения «сигнал — шум» с помощью фильтров, полоса пропускания которых определяется характеристиками детектора [1], что значительно отличается от регистрации малых токов в другой РЭА, например в электрометрах.

В то же время, проведенный анализ позволил выделить общие проблемы проектирования аналоговых устройств с входными полевыми транзисторами: конструктивное уменьшение входного тока и емкости, учет специфики параметров и режимов работы FET, выбор между интегральными схемами с входными FET и дискретными FET, схемотехническая оптимизация каскадов на дискретных FET.

Проблемы конструктивного уменьшения входного тока

Большинство изготовителей аналоговых микросхем в рекомендациях по применению электрометрических ОУ указывают, что для получения минимального входного тока необходимо тщательно проектировать конструкцию аналогового устройства, уменьшать наведенные электростатическими и электромагнитными полями токи в проводниках и токи утечек.

К появлению утечек приводит [2–5]:

- электропроводимость изоляционных материалов, которая при наличии разности потенциалов на печатной плате вызывает поверхностные утечки, резко возрастающие при высокой влажности, запыленности окружающего воздуха или загрязнении платы;

- трибоэлектрический эффект (генерация электрического заряда при трении);
- пьезоэлектрический эффект (генерация электрического заряда при деформации);
- токопроводящие каналы внутри корпусов микросхем с входными FET, появляющиеся при посадке, разварке и герметизации кристаллов.

Возникающее при трибоэлектрическом и пьезоэлектрическом эффектах неравномерное распределение зарядов может вызвать появление паразитных токов.

Большинство конструктивных методов уменьшения входного тока предназначено для радиоэлектронных устройств, выполненных на печатных платах. Однако допускается соединение отдельных компонентов при помощи навесного монтажа. В этом случае используются хорошие электроизоляционные свойства воздуха и осуществляется пайка выводов, соединяемых с входом электрометрического ОУ, без контакта с печатной платой, как показано на рис. 1. Обычно такая конструкция имеет недостаточную жесткость и устойчивость к воздействию механических факторов: вибрации, ударов и пр. Более предпочтительным является применение тефлоновой стойки, на которой непосредственно соединяются входной кабель, выводы резистора и конденсатора обратной связи (ОС), входной вывод ОУ, в то время как остальные выводы ОУ соединены с печатной платой (рис. 2). К сожалению, сопротивление воздуха сильно зависит от влажности, запыленности и поэтому при отсутствии герметизации электрометрического блока может изменяться в широких пределах. С другой стороны, стойка должна изготавливаться из цельного куска тефлона (фторопласта), не допустимы технологические процессы формирования стойки из по-




Рис. 1. Соединение электрометрического ОУ с компонентами схемы при помощи навесного монтажа




Рис. 2. Соединение электрометрического ОУ с компонентами схемы на печатной плате с использованием тефловой стойки

рошка или зерен, что значительно усложняет получение стоек и увеличивает их стоимость.

Монтаж компонентов на печатной плате, особенно поверхностный, является наиболее технологичным процессом и повсеместно применяется в производстве РЭА. Для уменьшения тока утечки на печатной плате выработан ряд рекомендаций.

1. Вход электрометрического ОУ и соединенные с ним компоненты необходимо окружить токопроводящими шинами (охранными кольцами) и подключить их к узлу схемы, имеющему малое значение импеданса и тот же потенциал, что и вход ОУ (рис. 3). Так как усиление ОУ велико, то при его использовании с отрицательной ОС раз-




Рис. 3. Расположение охранных колец на печатной плате

ность потенциалов между инвертирующим и неинвертирующим входом близка к нулю. Потенциал несоединенного с входом аналогового блока входа ОУ можно использовать для смещения охранного кольца (рис. 4). Охранные кольца (ОК) значительно уменьшают поверхностную утечку и влияние паразитной емкости монтажа.

2. Если выводы электрометрического ОУ проходят в отверстия на печатной плате, то ох-




Рис. 4. Смещение охранных колец при различном включении ОУ

ранные кольца необходимо формировать на обеих сторонах печатной платы.

3. Для уменьшения наводок шины с изменяющимися во времени сигналами желательно максимально удалить от входных проводников, более предпочтительным является экранирование входной части печатной платы шиной нулевого потенциала.
4. При выборе корпуса электрометрического ОУ необходимо учитывать, чтобы зазор между выводами позволял формировать охранное кольцо (рис. 4 для ОРА128) или выводы микросхемы, контактирующие с охранным кольцом, не были соединены с ОУ (выводы № 1, 4 не соединены со схемой ОРА129 на рис. 5). Несмотря на большие габариты, для электрометрических ОУ желательно использовать металлические корпуса, например 8-выводной ТО-99, с размещением полупроводникового кристалла на электроизолирующей подложке. При этом металлический корпус является экраном и его соединение (вывод № 8 в ТО-99) с охранным кольцом устраняет




Рис. 5. Расположение охранных колец на печатной плате для различного конструктивного исполнения ОУ ОРА129

поверхностную утечку между выводами корпуса.

5. Электроизоляционные материалы конструкции необходимо выбирать с минимальным трибоэлектрическим, пьезоэлектрическим эффектом и абсорбцией влаги. Абсорбция влаги может привести к появлению тонких проводящих пленок, значительно увеличивающих поверхностные утечки. Для высококачественной РЭА рекомендуется применение фторопластовых печатных плат и стоек из тефлона или сапфира.
6. Для уменьшения трибоэлектрического и пьезоэлектрического эффекта конструкция электрометрического блока должна быть максимально жесткой, все входные проводники — максимально короткими, источник сигнала присоединен через специальные малощумящие кабели, закрепленные так, чтобы избежать их движения и вибрации. Наиболее удачной конструкцией является поверхностный монтаж, который позволяет предельно уменьшить размер печатной платы, сделать конструкцию более жесткой, и соединение источника сигнала с входом электрометрического ОУ коротким, жестким проводником.
7. Над входными цепями электрометрического ОУ и охранными кольцами на печатной плате не должно быть какого-либо диэлектрического покрытия, лака и др., увеличивающего поверхностную утечку.
8. После распайки компонентов печатную плату и тефлоновые стойки необходимо тщательно промыть изопропиловым спиртом или трихлорэтиленом, прополоскать в деионизированной воде и обсушить при температуре 80 °С.

Особенности параметров и режимов работы входных полевых транзисторов

Для обеспечения предельно малого входного тока аналоговых блоков применяются различные типы и режимы работы FET:

- транзисторы со структурой металл-окисел-полупроводник (metal-oxide-semiconductor, MOS);
- уменьшение тока утечки затвора из-за инжекции «горячих» носителей заряда в подзатворный окисел в предпробойной области вольтамперных характеристик (ВАХ) короткоканальных MOS транзисторов [6];
- компенсация тока через обратносмещенный $p-n$ переход затвор-сток током через прямосмещенный переход затвор-исток в полевом транзисторе с $p-n$ переходом (Junction Field Effect Transistor, JFET) [7];
- электрическая изоляция верхнего затвора JFET от нижнего для формирования двухзатворного JFET, соединение с входом только верхнего затвора [8, 9, 10];
- изменение входного тока вследствие транзисторного взаимодействия между затворами в двухзатворном JFET [11, 12].

К сожалению, нет «идеального» решения, пригодного для любой аппаратуры.

Так, малый обратный ток затвора MOS-транзисторов трудно использовать в полной мере в аналоговых блоках из-за необходимости защиты затвора от пробоя электростатическим зарядом (ЭСЗ). Элементы защиты обычно имеют утечку, превышающую обратный ток затвора. В MOS-приборах носители заряда движутся в канале, непосредственно контактирующем с поверхностью полупроводника, и поэтому влияние поверхности на основные характеристики очень велико. Такой «поверхностный» характер MOS-прибора в основном определяет повышенный уровень низкочастотного шума, температурную и временную нестабильность статических характеристик, деградацию параметров при радиационном воздействии.

JFET являются «объемными» приборами, их характеристики определяются переносом основных носителей заряда в глубине полупроводника, где влияние поверхностных эффектов незначительно. В связи с этим преимуществом JFET над MOS-транзистором является меньший низкочастотный шум и более высокая стабильность параметров. Экспериментальные исследования выявили, что деградация характеристик JFET при радиационном воздействии значительно меньше, чем MOS-элементов, $p-n-p$ и $n-p-n$ транзисторов [13].

На основе анализа и литературных данных можно сделать ряд выводов по выбору режима работы и конструкции JFET для конкретных применений:

1. Максимальная крутизна g_{MMAX} достигается при максимальном токе стока I_{DSS} :

$$g_{MMAX} \approx 2\sqrt{\beta_J \times I_{DSS}} = \frac{4 \times \mu \times q \times N \times a \times Z}{3 \times L} \quad (1)$$

где β_J — квадратичный передаточный коэффициент (параметр BETA в Spice модели JFET), I_{DSS} — максимальный ток стока при напряжении затвор-исток, равном нулю (т. е. $V_{GS} = 0$), μ — подвижность основных носителей заряда в канале JFET, q — заряд электрона, N — концентрация примеси в канале, a — полувысота проводящей части канала при отсутствии внешнего напряжения, Z — ширина затвора, L — длина затвора.

2. Для схемотехнического проектирования шум JFET удобно описывать через приведенную к затвору спектральную плотность напряжения шума:

$$S_G^2 \equiv \frac{dV_{NG}^2}{df} \approx \frac{S_D^2}{g_M^2} = \frac{8 \times k \times T}{3 \times g_M} + \frac{K_F \times I_D^{AF}}{g_M^2 \times f} \quad [B^2/Гц] \quad (2)$$

где S_G — приведенная к затвору спектральная плотность напряжения шума $[B/\sqrt{Гц}]$, V_{NG} — среднеквадратическое значение на-

пряжения шума, приведенного к затвору, f — частота, S_D — спектральная плотность дробового шума тока стока, g_M — крутизна в рабочем режиме, k — постоянная Больцмана, T — абсолютная температура в градусах Кельвина, I_D — ток стока в рабочем режиме, AF — показатель степени для фликкер-шума, K_F — коэффициент фликкер-шума.

Обычно считают, что $AF = 1$, при этом

$$S_G^2 \approx \frac{8 \times k \times T}{3 \times g_M} + \frac{K_F}{4 \times \beta_J \times f} = \frac{4 \times k \times T}{3 \sqrt{\beta_J \times I_D}} + \frac{K_F}{4 \times \beta_J \times f} \quad (3)$$

Из (1) и (3) вытекает, что приведенная к затвору составляющая фликкер-шума не зависит от режима работы JFET и обратно пропорциональна отношению ширины затвора к его длине Z/L , а минимальное значение приведенного к затвору шума достигается при максимальном токе стока.

Среднеквадратическое значение напряжения шума в полосе частот от f_1 до f_2 , приведенное к затвору, будет:

$$V_{NG(f_2-f_1)} = \sqrt{\frac{8 \times k \times T}{3 \times g_M} \left(f_w \times L n \frac{f_2}{f_1} + (f_2 - f_1) \right)}, \quad (4)$$

где $V_{NG(f_2-f_1)}$ — среднеквадратическое значение напряжения шума в полосе частот от f_1 до f_2 , f_w — частота излома (corner frequency), на которой равны составляющие спектральной плотности не зависящего от частоты шума, так называемого «белого», и фликкер-шума. Ее можно найти из выражения:

$$f_w \approx \frac{3 \times K_F}{16 \times k \times T} V_p. \quad (5)$$

где V_p — напряжение отсечки (параметр VTO в Spice модели JFET).

3. Максимально возможное для JFET усиление постоянного или низкочастотного напряжения K_{VMAX} будет при малых токах стока:

$$K_{VMAX} = \frac{g_M}{g_O} \approx \frac{2}{\lambda} \sqrt{\frac{\beta_J}{I_D}}, \quad (6)$$

где

$$g_O = \frac{\partial I_D}{\partial V_{SD}} \approx \lambda \times I_D$$

выходная проводимость, λ — коэффициент модуляции длины канала (параметр LAMBDA в Spice модели JFET).

4. Предельные частотные свойства полевых транзисторов описываются граничной частотой, на которой переменный ток через входную емкость эквивалентной схемы транзистора равен переменному выходному току. Для граничной частоты JFET в схеме с общим истоком f_{TJ} справедливо:




Рис. 6. Структура активных элементов биполарно-полевой (Bi-JFET) технологии с комбинированной изоляцией окислом и p - n переходом

$$f_{TJ} \approx \frac{g_{MAX}}{2\pi \times C_{GCH}} = \frac{2 \times \mu \times q \times a \times N \times d_{ОПЗ}}{3 \times \pi \times \epsilon \times \epsilon_0 \times L^2}, \quad (7)$$

где C_{GCH} — емкость затвор-канал, ϵ , ϵ_0 — относительная диэлектрическая проницаемость полупроводника, диэлектрическая проницаемость вакуума соответственно, $d_{ОПЗ}$ — ширина области пространственного заряда (ОПЗ) p - n перехода затвор-канал.

5. Уменьшение обратного тока затвора за счет уменьшения ширины (площади) p - n перехода затвора Z (S_{GCH}) приводит также к уменьшению входной емкости C_{GCH} , крутизны g_M и максимального усиления K_{VMAX} . При этом возрастает приведенный к затвору шум, особенно в низкочастотной области (3).

6. Уменьшение обратного тока затвора за счет уменьшения его длины L одновременно увеличивает граничную частоту JFET (7), однако минимальная длина затвора ограничена возможностями технологического процесса изготовления полупроводниковых приборов (погрешность фотолитографии, растрас фоторезиста и окисла, боковой уход полупроводниковой области при формировании затвора) и насыщением скорости основных носителей заряда в канале. Кроме того, короткоканальные JFET имеют избыточный среднечастотный («белый») шум и высокую выходную проводимость g_O (большая величина λ), что приводит к падению коэффициента усиления напряжения K_{VMAX} .

7. Крутизну JFET можно увеличить при увеличении подвижности носителей заряда μ , то есть использовании n -канальных JFET. Выполненный анализ показывает, что при выборе входного JFET и его режимов работы необходим поиск компромиссного решения или разработка новых конструкций, одной из которых является двухзатворный JFET.

Преимущества двухзатворного JFET поясняет рис. 6, на котором приведена структура активных элементов, сформированных по биполарно-полевой технологии (Bi-JFET) с комбинированной изоляцией элементов окислом и p - n переходом [14].

P - n переход верхнего затвора расположен между областью $n+$ затвора и p -канала, а нижнего затвора — между областью n -эпитаксиального слоя и p -канала. Очевидно, что площадь p - n перехода верхнего затвора намного меньше, чем нижнего. Более того, с нижним затвором соединен большой по площади переход $n+$ скрытый слой — p -подложка. Вследствие этого обратный ток верхнего затвора значительно меньше, чем нижнего.

Дополнительным преимуществом двухзатворных JFET при управлении верхним затвором является большая граничная частота. Для них справедливо:

$$f_{TJ} \approx \frac{g_M}{2\pi \times C_{GCH}} = \frac{g_{MT} + g_{MB}}{2\pi \times (C_{TGS} + C_{BGS} + C_{TGD} + C_{BGD} + C_{SUB})}, \quad (8)$$

где g_{MT} и g_{MB} — крутизна верхнего и нижнего затворов соответственно, C_{TGD} , C_{TGS} — барьерная емкость перехода верхний затвор — сток, верхний затвор — исток соответственно, C_{BGD} , C_{BGS} — барьерная емкость перехода нижний затвор — сток, нижний затвор — исток соответственно, C_{SUB} — барьерная емкость нижний затвор-подложка.

Поскольку концентрация примеси в верхнем затворе ($n+$ область) JFET обычно больше, чем в нижнем (n -эпитаксиальный слой), то наибольшее сжатие канала осуществляет верхний затвор и $g_{MT} > g_{MB}$. В то же время площадь верхнего затвора меньше, чем нижнего, поэтому барьерная емкость C_{TGS} существенно меньше суммы C_{BGS} и C_{SUB} . В результате указанного, граничная частота верхнего затвора f_{TT} намного больше, чем нижнего f_{TB} .

Подобный подход применяется в JFET ОУ AD549 фирмы Analog Devices [2, 8], в двухзатворных n -JFET фирмы МОХТЕК [9] и InterFET [10]. Последняя называет двухзатворные JFET «тетродами» и изготавливает их по специальным заказам.

Сравнение структуры двухзатворного p -JFET и n - p - n транзистора показывает, что они отличаются только глубиной залегания и концентрацией примеси в двух полупроводниковых областях, которая в n - p - n транзисторе выбирается для обеспечения требуемого коэффициента передачи тока, а в p -JFET — напряжения отсечки. Так, двухзатворный p -JFET можно включать как n - p - n транзистор или как JFET с транзисторным взаимодействием верхнего и нижнего затворов. Примеры использования такого взаимодействия будут рассмотрены в следующих публикациях. ■

Продолжение следует.

Литература

- Дворников О. В., Чеховский В. А. Интегральные сверхмаломощные зарядочувствительные усилители // Проблемы современной аналоговой микросхемотехники: Сб. материалов Международного научно-практического семинара: В 2 ч. / Под ред. Н. Н. Прокопенко. Шахты: Изд. ЮРГУЭС, 2003.
- AD549. Ultralow Input Bias Current Operational Amplifier. www.analog.com
- LMC6001. Ultra-Low Input Current Amplifier. www.national.com
- OPA129. Ultra-Low Bias Current Difet® Operational Amplifier. www.ti.com
- INA116. Ultra Low Input Bias Current Instrumentation Amplifier. www.ti.com
- El-Hennawy A. E., Shahab W. A. New leakage-compensation technique for superior current-to-frequency conversion (10^{-15} A to 10^{-13} A) // Int. J. Electronics. 1990. Vol. 69, № 6.
- Дворников О. В., Просандеев Д. Е., Володkevич А. А. Способ включения полевого транзистора с управляющим p - n переходом. Патент РФ № 2046455. Заявл. 13.04.92.
- Close J. P., Counts L. W. A 50 — fA Junction — Isolated Operational Amplifier // IEEE Journal of Solid-State Circuits. 1988. V. SC-23, N 3.
- [ht tp:// www.moxtek.com](http://www.moxtek.com)
- [ht tp:// www.interfet.com](http://www.interfet.com)
- Fazzi A., Rehak P. «Gate-to-gate» BJT obtained from the double-gate input JFET to reset charge preamplifiers // Nuclear Instruments and Methods in Physics Research. 1996. Vol. A377.
- Fazzi A., Rehak P. A double-gate double-feedback JFET charge-sensitive preamplifier // Nuclear Instruments and Methods in Physics Research. 1996. Vol. A380.
- Дворников О. В. Обеспечение радиационной стойкости BJT-JFET аналоговых ИС. НИФЧВЭ. Мн. 1998. Деп. в БелИСА. 30.09.98. N Д199871.
- Дворников О. В. Создание конкурентоспособных аналоговых БИС по совмещенной BJT-JFET технологии // Электроника: НТБ. 1998. № 3—4.