Форум РадиоКот

Shagrat писал(а):Может отвечу и позновато...

С первого поста хотел написать, что, возможно, вход/выход меняется местами периодически, но меня опередили.
ПС. А где раньше была тема? Каждый день захожу в эту ветку, но раньше её не видел.

А тут она и была... в самом низу страницы.
А защита такая и вправду прикольная.. Если алгоритм незнаешь, то взломать практически нереально. Заметить разницу в несколько наносекунд в импульсах секундной длительности сложно... да и сами эти импульсы можно специально по продолжительности "пошимить" маленько.
Я пробовал такое взломать. Принцип угадал почти сразу, а что толку?

А может данные пробегают только в момент включения а дальше идут штатные импульсы WDT?

Shagrat писал(а): ... то что выход перестал быть выходом, а стал входом маскируется оч просто, ну кто заметит, что вход посмотрел, на наличие сигнала - определил его отсутствие - и тут же снова стал выходом? и все это на импульсе длинной в пол-секунды! обычные приборы пока еще не научились определять какая из лапок сигнал выдает

Об этом можно просто не догадаться, но отследить не сложно. Как писал автор топика, он включал логику между выходом одной микросхемы и входом другой - все работало. Но это пример исключает подмену входа и выхода.
А отловить подобную подмену очень легко при помощи обычной логики. Куда сложнее понять алгоритм.

Извиняюсь, что совсем поздно пишу в эту тему. Но помоему это никакая не защита от копирования. Это просто такой ватчдог для
защиты от зависаний. А у вас просто ATTIN13 не синхронизирована по времени с ПЛИСиной. Ну, например, при поступлении фронта от ПЛИС в МК, нужно сбросить таймер на МК и по истечению времени выдать фронт в сторону ПЛИС. А так, у Вас МК и ПЛИС тактируются от разных генераторов и время от времени будет происходить рассинхрон по фронтам, что и приводит к сбросу.

И 100ЛЕТ НЕ ПРОШЛО А ВОЗ НЫНЕ В БОЛОТЕ..

тини может просто передавать данные идентификации при инициализации, как писал автор данные при включении бегают. А дальше ПЛИС просто определяет фейк и включает режим защиты. Но чтобы обойти было сложней, ПЛИС отключается не сразу, а какое-то случайное время продолжает работать. Это затрудняет задачу взламывателю подобрать идентификацию, т.к. для тестирования любого варианта прийдётся ждать очень много времени, чтобы убедиться что контроллер был опознан

Это стандартный способ, называется плавающая защита. Смысл в том, что проверка происходит неявно и сразу не приводит к срабатыванию защиты, где-то в памяти делается отметка, которая в будущем при выполнении какогото кода приведёт к крэшу. Это задержка между детекцией подмены и срабатыванием защиты может составлять дни, месяцы и годы.

давно читал этот детектив... надеялся на развязку, а нет
.
предположение - с оригинальной тинькой стартануть, потом переключиться на ходу на вторую, в которой голый вачдог самописный (просто хоть тумблером переключиться, между импульсами). что получится?

[uquote="QRP",url="/forum/viewtopic.php?p=3684520#p3684520"]тини может просто передавать данные идентификации при инициализации, как писал автор данные при включении бегают. А дальше ПЛИС просто определяет фейк и включает режим защиты. Но чтобы обойти было сложней, ПЛИС отключается не сразу, а какое-то случайное время продолжает работать. Это затрудняет задачу взламывателю подобрать идентификацию, т.к. для тестирования любого варианта прийдётся ждать очень много времени, чтобы убедиться что контроллер был опознан

Это стандартный способ, называется плавающая защита. Смысл в том, что проверка происходит неявно и сразу не приводит к срабатыванию защиты, где-то в памяти делается отметка, которая в будущем при выполнении какогото кода приведёт к крэшу. Это задержка между детекцией подмены и срабатыванием защиты может составлять дни, месяцы и годы. [/uquote]
Все может быть.
Я бы спрятал передачу данных в фазах сигналов между линиями MCU->FPGA и FPGA->MCU.
То есть, допустим, FPGA генерирует фронт, МК через некоторую маленькую задержку тоже выдает фронт.
В величине этой, вроде бы банальной задержки реакции, можно уже закодировать бит информации.
В FPGA задержка считается счетчиком, который стартует вместе с выходным фронтом, а замораживается по приходу фронта от МК. От того, что он насчитал в этом интервале, можно выделить передаваемую от МК информацию.

Гадать что пришло в голову разработчику? Может на кофейной гуще погадать лучше будет. Хотя, мысли начинающих и собак сходятся.