Форум РадиоКот

Kavka писал(а):В догонку.

Код: Выделить всё

// Предделитель тактовой частоты - 8
// CLKPR=0x80;
asm ("push r20"); // Предварительно сохраняем регистр. Но обычно студия его не использует
asm ("ldi r20, 0x80");
asm ("sts 0x60, r20");
//CLKPR=0x03;
asm ("ldi r20, 3");
asm ("sts 0x60, r20");
asm ("pop r20"); // Загружаем обратно в регистр его исходное значение

Смотрим спецификацию на m2560




Да посчитайте же вы такты и разберитесь как оно работает!
ИС-пытатель, учите мат.часть!

Удачи.

Kavka писал(а):
Да посчитайте же вы такты и разберитесь как оно работает!

Kavka писал(а): Хоть оно и заработало в сокращённом варианте, но время между выборками будет много больше того, что "зашито" в таймере.
Время будет ещё и немного разное от раза-к-разу.

Kavka писал(а): С исправлением про CLKPR ассемблерный вариант работает?

Kavka писал(а):
Загнал Си-шный код в симулятор.
ISR(TIMER0_COMPA_vect) получилась около 45 тактов.
ISR(ADC_vect) получилась около 50 тактов.

Т.е. чаще 90-100 тактов у вас измерять не получиться!

Более того, "таймерный" флаг на прерывание будет уже стоят снова к моменту последующему выходу из ISR(TIMER0_COMPA_vect).
Первый раз попали в прерывание по таймеру - запустили АЦП. Выходим - уже стоит флаг на "таймерное" прерывание. Ну, одна команда CPU выполнилась и снова в обработчик прерывания таймера.
А что же с прерыванием АЦП?! А ничего! Он не будет выполняться вообще!

Укоротив код в ассемблерном представлении вы "впихнули" код во временнЫе рамки и оно заработало.

a_skr писал(а):

Протеус тоже баг эмулирует?

ИС-пытатель писал(а):Таймер срабатывает раз в 16*8=128 тактов контроллера.

ИС-пытатель писал(а):Меняем все команды push/pop в обработчике таймера на команды nop. (по два nop вместо каждой, т.к. длительность команд push/pop 2 такта). Все заработало.

Kavka писал(а):

ИС-пытатель писал(а):Таймер срабатывает раз в 16*8=128 тактов контроллера.

Вы же поделили тактовую контроллера на 8.
Т.е, повторюсь, такт АЦП == такту таймера == такту CPU и, следовательно, 16 тактов таймера == 16 тактам CPU, а не 128-ми.

ИС-пытатель писал(а):да, я поделил тактовую частоту контроллера на 8. А потом для таймера и АЦП поделил ее еще раз на 8. Предделитель таймера и АЦП делят тактовую чатоту после предделителя CPU, а не ту, которая приходит на него. 128 там тактов.

ИС-пытатель писал(а):А еще в 2560 при баге бывает фича, когда в обработчике от АЦП после инкремента переменной добавляешь nop и она начинает считать. Но она как-то через раз работает. Бывает ресанешь - работает. второй раз ресанешь - нет.

Kavka писал(а):
Да, тут я дал маху, извините. Не использовал этот делитель (CLKPR) ни разу.

ИС-пытатель писал(а):Учите мат.часть!

ИС-пытатель писал(а):Учите мат.часть!

ADCSRA – ADC Control and Status Register A
...
Bit 4 – ADIF: ADC Interrupt Flag
This bit is set when an ADC conversion completes and the Data Registers are updated. The
ADC Conversion Complete Interrupt is executed if the ADIE bit and the I-bit in SREG are set.
ADIF is cleared by hardware when executing the corresponding interrupt handling vector. Alter-
natively, ADIF is cleared by writing a logical one to the flag. Beware that if doing a Read-Modify-
Write on ADCSRA, a pending interrupt can be disabled. This also applies if the SBI and CBI
instructions are used.

ISR(TIMER0_COMPA_vect)
{
    ADCSRA = (ADCSRA & ~_BV(ADIF) ) | _BV(ADSC) ;
}

ИС-пытатель писал(а): P.S. А вообще, с Вами приятно было пообщаться. ) Вы действительно хорошо проанализировали код (даже нашли несколько помарок )и не выдавали версий наугад. ) Спасибо Вам! )