Форум РадиоКот

Теперь всё понятно с регистрами сдвига,
Спасибо KorbenDallas и korob

[uquote="korob",url="/forum/viewtopic.php?p=3992043#p3992043"]

ddr4 писал(а):QH', назначение которого не понятно.

Выход переноса для следующего регистра при каскадировании/увеличении разрядности (по сути последовательный выход).[/uquote]

У меня на фотографии часов выше "видеопамять" для 6-разрадного индикатора - это "паровозик" из шести 595. Выход QH' первого чипа заведен на вход SER второго, выход QH' второго заведен на вход SER третьего и т.д. Все входы SRCLK запараллелены и все входы RCLK запараллелены.

В результате я получаю единый последовательный сшестерённый супер-595 (48 битный). Биты подаются на вход SER первого чипа и за 48 тактов SRCLK они задвигаются на всю длину этого "паровозика". Затем я подаю общий RCLK и биты появляются на всех 48 выходах.