Страница 1 из 1
Логический анализатор. Реально разработать на ПЛИС + МК????
Добавлено: Вт фев 10, 2015 13:18:35
СКАЗОЧНИК
Очередная моя хотелка..
Запланировал тут после сборки своего ДДС (на базе китайского модуля) заняться изучением и может быть сборкой логического анализатора, может еще написание под него ПО...
(ПО на компе - сложная тема для меня)
Хотелось бы чего-то на 16 каналов, скоростное, тоже с распознаванием интерфейсов (протоколов). Возможно автономное или как приставка к компу, или универсальное что-то.
Я сильно губу раскатал да?
Re: Логический анализатор. Реально разработать на ПЛИС + МК?
Добавлено: Вт фев 10, 2015 13:34:20
Gudd-Head
да
Re: Логический анализатор. Реально разработать на ПЛИС + МК?
Добавлено: Вт фев 10, 2015 13:42:29
igor-x
Re: Логический анализатор. Реально разработать на ПЛИС + МК?
Добавлено: Вт фев 02, 2016 12:31:47
Мяукните!
Вот такой анализатор имеет встроенную оперативку. Я так понимаю, оперативка является буфером и позволяет хватать сигналы всеми лапками на полной скорости (100/200МГц). Естественно, на компьютер в режиме online они не успеют передаваться и объём буфера будет ограничен.
Подскажите, плиз. Останется ли у этой модели возможность передавать медленные протоколы на компьютер в режиме online "безконечно долго" как в анализаторах попроще? Нужно подолгу анализировать медленные сигналы.
Просто наличие встроенной оперативки немного смутило - вдруг окажется, что он умеет писать ТОЛЬКО в свой буфер, а затем уже отдавать на компьютер..
Re: Логический анализатор. Реально разработать на ПЛИС + МК?
Добавлено: Вт фев 02, 2016 19:08:29
algent
Мяукните!, я вам в личку написал, гляньте. Тут вроде реклама не особо приветствуется.
Re: Логический анализатор. Реально разработать на ПЛИС + МК?
Добавлено: Вт фев 02, 2016 22:32:22
Мяукните!
C анализатором разобрался - эта штука умеет писать только в свою память.. Не мяу...
Re: Логический анализатор. Реально разработать на ПЛИС + МК?
Добавлено: Ср фев 03, 2016 08:17:34
ass20
есть одно пожелание, если делать анализатор, то нужно делать модульную структуру, чтобы взависимости от необходимости на том же ядре (Плис +МК) можно было перекомутировать входную часть. Если надо ставим входную часть от лог анализатора, нужен осцил ставим аналоговую часть от осцилла. нужен генератор сигналов ставим другую аналоговую часть.
Re: Логический анализатор. Реально разработать на ПЛИС + МК?
Добавлено: Ср фев 03, 2016 09:19:14
haker_fox
СКАЗОЧНИК писал(а):
Я сильно губу раскатал да?
Я думаю вполне реально. Хотя, вы не назвали желаемой полосы.
Примерная структура: входные преобразователи (фильтры, защита, компараторы с управляемым опорным напряжением)->ОЗУ<->Проц->Комп.
Причём весь анализ данных мне кажется лучше по максимуму возложить на комп. Автономный анализатор, в отличие от осцилла, не так удобен, т.к. вместо максимум 4х лучей мы смотрим 16. Также парсинг данных, анализ шин и т.п. удобнее делать софтом на компе. Мы ведь говорим о "бюджетном" варианте?
Также для начала можно ограничиться полосой пропускания 20 МГц. Т.е. делать выборки на частоте 50 МГц.