Временные диаграммы антилогарифмического усилителя
Добавлено: Вс апр 01, 2018 12:25:27
Представлена схема антилогарифмического усилителя на ОУ с транзистором с заземлённой базой. Необходимо построить диаграммы входного и выходного напряжений. На рисунке ниже верно построенные диаграммы. То, что построил я, совсем не похоже на правду.
Я рассуждал так. Пусть сначала входное напряжение (оно же Uбэ) равно нулю. Оно начинает постепено по закону синуса увеличиваться, следовательно увеличивается ток коллектора, следовательно увеличивается падение на резисторе (оно же выходное напряжение). В определённый момент времени входное напряжение становится таким, что величины входного тока достаточно для насыщения, транзистор насыщается, закорачивая источник входного сигнала. Как только источник закорачивается, ток через резистор перестаёт течь. Следовательно, пропадает выходное напряжение. Однако, на диаграмме ниже выходное напряжение не падает до нуля, а ещё сильнее увеличивается (по модулю). Что я делаю не так? Помогите, пожалуйста, разобраться.
Я рассуждал так. Пусть сначала входное напряжение (оно же Uбэ) равно нулю. Оно начинает постепено по закону синуса увеличиваться, следовательно увеличивается ток коллектора, следовательно увеличивается падение на резисторе (оно же выходное напряжение). В определённый момент времени входное напряжение становится таким, что величины входного тока достаточно для насыщения, транзистор насыщается, закорачивая источник входного сигнала. Как только источник закорачивается, ток через резистор перестаёт течь. Следовательно, пропадает выходное напряжение. Однако, на диаграмме ниже выходное напряжение не падает до нуля, а ещё сильнее увеличивается (по модулю). Что я делаю не так? Помогите, пожалуйста, разобраться.




