Страница 1 из 1

ACTEL:VERILOG:Synplify: замена real

Добавлено: Чт ноя 12, 2009 07:33:41
MegaRazoR
В моем програмном модуле активно используются переменные типа real. Синтезатор (Synplify) на них ругается и говорит что нельзя их использовать. Как их можно заменить ?

Добавлено: Чт ноя 12, 2009 09:26:04
MegaRazoR
Нужна библиотека для работы с числами с фиксированной запятой.

Добавлено: Чт ноя 12, 2009 09:43:36
Meteor
Я думаю ответы Вам надо искать по адресу http://electronix.ru/forum/index.php?showforum=75
Успехов!!!