Страница 1 из 1
Как в quartus II реализовать проект тестирования?
Добавлено: Ср окт 20, 2010 12:38:33
Denver_KhAI
Задача такова, что необходимо проводить периодический тестовый контроль компаратора (например 4-х разрядного), а в перспективе и для какого-нибудь автомата с памятью (счетчика например).
Подскажите, поделитесь как программно на VHDL подавать на него числа для сравнения, а потом анализировать результат. Просто quartus только начинаю изучать как и VHDL впрочем.
Re: Как в quartus II реализовать проект тестирования?
Добавлено: Ср окт 20, 2010 12:55:27
Meteor
Вот например 32-х битный компаратор
Код: Выделить всё
LIBRARY ieee;
use ieee.std_logic_1164.all;
ENTITY Compare IS
PORT(
Data_A, Data_B: in std_logic_vector(31 downto 0);
--clk:in std_logic;
eqviv:out std_logic
);
END Compare;
ARCHITECTURE comp OF Compare IS
BEGIN
PROCESS(data_A, data_B)
BEGIN
if(data_A=data_B) then
eqviv<='1';
else eqviv<='0';
end if;
end process;
END comp;
Re: Как в quartus II реализовать проект тестирования?
Добавлено: Чт окт 21, 2010 09:39:49
Denver_KhAI
спасибо. а как теперь на него подавать комбинации чисел для сравнения, просто присваивать значения порту А и B и смотреть на выход?
Re: Как в quartus II реализовать проект тестирования?
Добавлено: Чт окт 21, 2010 11:54:27
Meteor
Создайте и откомпилируйте проект.
Для симуляции, создайте новый Vector Waveform file, в котором нарисуйте временную диаграмму. Затем симулируйте, квартус продемонстрирует "работу" железки
Re: Как в quartus II реализовать проект тестирования?
Добавлено: Пт окт 22, 2010 10:10:24
Denver_KhAI
Спасибо большое. Буду разбираться по ходу.