Здесь можно немножко помяукать :)
https://radiokot.ru:443/forum/
Код: Выделить всё
CONSTANT PWM_TOP_F = 10; -- PWM TOP fine
CONSTANT PWM_TOP_C = 10; -- PWM TOP coarse
SUBDESIGN S2PWM
(
Clk : INPUT;
PwmFine[3..0] : INPUT;
PwmCoarse[3..0] : INPUT;
PWM : OUTPUT;
)
VARIABLE
CntC[3..0] : DFFE;
CntF[4..0] : DFFE;
PWMC, PWMF : NODE;
BEGIN
CntF[].clk = Clk;
CntC[].clk = Clk;
CntC[].ena = vcc;
PWMF = CntF[4];
IF CntC[] == PWM_TOP_C - 1
THEN CntC[] = 0; CntF[].ena = vcc;
ELSE CntC[] = CntC[] + 1; CntF[].ena = gnd;
END IF;
IF(PWMF)
THEN CntF[] = CntF[] + (0,PwmFine[]) - PWM_TOP_F;
PWMC = PwmCoarse[] + 1 > CntC[];
ELSE CntF[] = CntF[] + (0,PwmFine[]);
PWMC = PwmCoarse[] > CntC[];
END IF;
PWM = DFF(PWMC, Clk, , );
END;
Сложности будут возникать на схемах больших размеров. Сигналы же распространяются не мгновенно, поэтому, если схема занимает приличное число ячеек, приходится тем или иным образом это учитывать. Сходу могу выделить следующие моменты:Alexlapb писал(а):Спасибо за ответ. Этим и ограничивается разработка синхронных схем на ПЛИС? Или это более глубокая тема, со своими нюансами и тонкостями?
Лучше избегать в одном проекте работы от разных фронтов. На эти грабли многие наступили - обоснования можно поискать на сахаре и электронисе. Если коротко, то ПЛИС не любят синтеза разнотактируемых триггеров.SII писал(а):3) В некоторых случаях бывает целесообразно часть схемы тактировать фронтом синхросигнала, а другую часть -- спадом.
В сихронных проектах нужна только одна линия гобального клока. Естественно, клок должен быть разведен на всём кристалле глобально.SII писал(а):У ПЛИС имеются специальные линии, предназначенные для разводки синхросигналов по кристаллу. В сложных проектах надо учитывать их количество
Разводить глобальными линиями внутренние сигналы - это больше похоже на изврат. Тем более, не все семейства это позволяют. У MAX CPLD, например, глобальные линии привязаны к внешним пинам, и задействовать их для внутренних сигналов нет возможности.SII писал(а):Кроме того, возможно, потребуется вручную прописывать, что такие-то сигналы должны разводиться именно такими линиями, а не абы какими
Никогда так не следует делать!SII писал(а):Крупные схемы обычно бывает целесообразно делить на несколько кусков поменьше, каждый со своей синхронизацией
Переход с одного клок-домена в другой требует синхронизаторов, а это потеря двух тактов. Разные клок-домены можно делать лишь в том случае, если в проекте есть асинхронные части. Например, slave SPI-интерфейса.SII писал(а):Возникает, правда, вопрос, как их заставить работать совместно, но при грамотном разбиении это особых проблем не представляет.
Никогда так не следует делать! Прямой путь к глюкам! Вся схема должна тактироваться фронтом одного и того же синхросигнала.SII писал(а):В некоторых случаях бывает целесообразно часть схемы тактировать фронтом синхросигнала, а другую часть -- спадом.
Это называется конвейер.SII писал(а):если требуется "двухступенчатая" обработка
Не нужна. Просто тактируйте всю схему общим клоком, ну и по ходу разруливайте проблемы с таймингами, чтобы времена установки/удержания были в норме.Alexlapb писал(а): Информации много, но вся ли она нужна?!?