Страница 1 из 1

Использование WIRED_AND в CPLD Xilinx.

Добавлено: Пт июн 07, 2013 10:43:54
Штабскапитан Овечкин
Подскажите, где найти информацию о том, поддерживает ли это данный чип. Насколько я понимаю, для использования "монтажных" соединений необходима поддержка чипом внутренних PULL UP.

Re: Использование WIRED_AND в CPLD Xilinx.

Добавлено: Пт июн 07, 2013 11:40:40
ibiza11
не обязательно внутренний пулл-ап.
можно и внешний присобачить. главное, чтобы вывод был с открытым стоком (коллектором).