Форум РадиоКот

Да, вижу такое, но хекс отказывается брать, требует обжект файл.
Его можно из хекса как-нибудь сгенерить?

Добрый день. Не подскажете, как решить такого рода проблему: есть девайс на AVR32 (конкретнее - на 32UC3A3256-U). Девайс с житагом, не залочен, т.е. прошивку в формате .hex я оттуда легко загрузил. Хотелось бы ее дизасмить - попробовал IDA 6.1, но в списке процессоров нет AVR32, только восьмибитные ...

Это первый, на который я наткнулся. Но в списке нет моего контроллера) Я, конечно, предположил, что он все равно поддерживается, но мало ли... Дело в том что это не для моих поделок, а по работе, так что хотелось бы быть уверенным в этом.

Добрый день, уважаемые форумчане.
Не подскажете, каким программатором можно воспользоваться, чтобы прошить dsPIC33FJ64GS608?
Дело в том, что до сего момента я работал с АВРками, но по работе пришлось разместить на плате 16-битный ДСП от микрочипа.
Погуглил - в 99 прц случаев в инфе к программаторам ...

Большое всем спасибо, я в общем понял что сначала не совсем правильно подходил к программированию ПЛИС, по-прежнему мысля как в программировании контроллеров/микропроцессоров. Вроде сейчас более-менее разобрался и даже написал знакосинтезатор и вывод текста на VGA)

Meteor
Ну я сейчас проверил код в железе, где по переднему фронту выполняется одно действие, по заднему другое - заработало.
А про сдвинутые на 180 градусов клоки я в книге прочитал, вроде бы так советовали - почему это неправильно?

Upd:
В принципе, послушал умных людей, начал более менее вникать ...

Что ж, спасибо, буду дальше эксперементировать.

>вне процесса D<=A+E эквивалентно D<=B+C+E, внутри - нет!

Меня скорее интересует такой вариант как
A<=A+B*C;
Умножение с накоплением. Это валидная запись?
То есть если я по фронту клока выполняю такую вот операцию A<=A+B*C; я в итоге получу умножитель-с-накопителем?

uldemir, огромное спасибо, именно это и хотел.
Ну в смысле, рад бы был услышать что синтезатор сам сгенерит последовательную схему, но увы)
То есть, необходимо самому разделить эти вычисления, вычисляя A по фронту, а D по спаду, допустим, так?

И все же, каков ответ?
Вне процессов, как я понял, суть та же что и внутри процесса, просто альтернативная форма записи.

Но в данном случае, как это будет функционировать, расскажите?
Во втором случае, синтезируется ли ожидаемая схема где сначала вычислится новое значение А, потом вычислится ...

Добрый вечер.
Предположим есть код

process(CLK) begin
if rising_edge(CLK) then
--тут код
end if;
end process;

Вопрос такой, правильно ли я понял, что код вида
A<=B+C;
D<=E+F;
синтезируется в схему, выполняющую эти операции параллельно (то есть одновременно сигнал пойдет через два сумматора ...

Омг, мистика какая-то...
Я тот код затер, поэтому сейчас попробовал по памяти восстановить - заработало)

Всем спасибо за участие)

Meteor, ну что вы, ROR находится в одной из подключаемых библиотек, во всех книжках есть...
Правда, в книжках сказано что операндом может являться как BIT_VECTOR, так и STD_LOGIC_VECTOR, но на второй он у меня почему то ругается при синтезе, говоря что неправильный операнд (это мне тоже непонятно ...

Добрый вечер. Опять вопрос по плис.
Продолжаю вникать, сделать простенький проект: на вход идет клок (50 мгц), на выходе шина 8 бит - на светодиоды.
Сделал 24бит каунтер, которым понизил частоту до герца. Решил поморгать светодиодами. Все получилось нормально.

process(CLK) при достижении каунтером ...

ELcat, спасибо.
То есть, проблема вполне актуальна, я так понимаю. (Просто уже начали закрадываться мысли о секретной ксилинксовской джедайской технике, благодаря которой синтезатор сие как то сам разрешает =) )
Вы не скажете тогда, насколько грамотно решение со сдвигом фаз? То есть при ...

Т.е. все действия/вычисления стартуют по фронту (пусть положительному), а остальное время отдаётся на выполнение и распространение сигнала.

Но как же быть с тем что во втором блоке, допустим, написано следующее:
process(CLK, in1, in2)
begin
if rising_edge(CLK) then
out<=in1 and in2;
end if ...

Добрый день.
Решил после контроллеров и микропроцессоров заняться ПЛИС, купил отладочную плату Nexys 2 с ксилинксовским спартаном, начал эксперементировать на VHDL.
Не могли бы вы прояснить один вопрос?
Грубо говоря, сколько действует событие risng_edge(...)? Сейчас поясню, что я имею в виду ...

Ты что, это совсем не то!
Как мне один человек заявил что это - романтика, на... хм... обмануть СИСТЕМУ.
Правда непонятно почему под СИСТЕМОЙ он подразумевает несчастные датчики в метро...) Видимо, другие СИСТЕМЫ не даются)

Ну у нас на станции сменили, достаточно давно, хотя я совсем даже не в центре а в "ж#пе мира")
С ними не прокатят ни чудо-штаны, ни какие либо другие девайсы - они тупо не откроются пока карточку не приложишь)


Хм, мы столько вариантов не рассмотрели - например "практическое применение устройств по ...

К чему усложнять) Пойдет и ретранслятор) Это всяко дешевле будет любой оптики. Да и незаметнее