Здравствуйте !
В кратце опишу суть проблемы: имеется CPLD Xilinx с выхода которой идет LVTTL/LVCMOS (3,5 В) сигнал на частоте 0,5-5 МГц (частота программно меняется). Необходимо по фронтам этого сигнала формировать импульсы (один фронт - один импульс, то же 3,5 В) с регулируемой задержкой в ...
Найден 1 результат
- Вс дек 15, 2013 01:17:36
- Форум: Умные мысли
- Тема: Подскажите схемку ключа с задержкой
- Ответы: 692
- Просмотры: 469079