Он не МОЖЕТ, он ДОЛЖЕН. Если мы говорим о системном (как область обязанностей, не обязательно единственное занятие) программистеКРАМ писал(а): А если программист может писать и на АСМе и на Си, но затрудняется делать существенные вставки на АСМе?
Вот именно об этом и речь.Тогда такой программист пишет либо на Си, либо на АСМе - в зависимости от задачи.
Тут уж не архитектура АРМ. Даже не говоря о том, что у АРМ чтото по Фон-нейману, чтото по Гарвардской... Каждое ядро со своим конвеером и тесно интегрированной переферией, типа контроллеров прерывания и памяти, с точки зрения определенности исполнения - уже 'своя архитектура'.КРАМ писал(а): АРМ архитектура по сути не совсем архитектура реального времени из-за неопределенного времени исполнения команд и входа в обработчик прерываний. Из-за чего требуется более высокая частота работы
Это может быть идиотизм с профессиональной точки зрения, а я аматор в этом деле (потому как заработать на хлеб разработкой программ под МК у нас вообще нереально - никому не нужно), поэтому использую то, что мне удобнее.КРАМ писал(а): Но для СТМ32, учитывая особенности исполнения команд, писать на чистом АСМе, на мой взгляд, действительно идиотизм... АРМ архитектура по сути не совсем архитектура реального времени из-за неопределенного времени исполнения команд и входа в обработчик прерываний. Из-за чего требуется более высокая частота работы, чтобы минимизировать неопределенности исполнения кода и большой набор разнообразной периферии для привязки кода к реальному времени с высокой точностью.
Таки есть трансляторы асма с код мувингом и инстракшн шеддулингом ?Andrew Martin писал(а): Думаю что при нормальном трансляторе асма с мощными макросами скорость разработки будет не на много ниже, нежели на си с "регистровым" подходом.
Реально, я не в курсе современного, я представлял себе компилер асма чисто как предпроцессор+транслятор их мнемонического кода в машинный.
Вот, собсно, граница, на которой все просто почти "как на AVR", я бы очертил M0 на 24Mhz.Andrew Martin писал(а): У кортексов М0 время исполнения инструкций чётко оговорено в соответствующем документе
Так и есть. Выше по частоте уже латентность флеша, но она, как я понял из умных доков, тоже величина вполне определённая. Но можно же код исполнять из ОЗУ - AVR такое и не снилосьSatyr писал(а):Вот, собсно, граница, на которой все просто почти "как на AVR", я бы очертил M0 на 24Mhz.Andrew Martin писал(а): У кортексов М0 время исполнения инструкций чётко оговорено в соответствующем документе
Правда таблица векторов всё равно жестко сидит во флеше, но обработчики тоже ведь можно затолкать в ОЗУ. Это на случай если латентность жмёт.
Воно каких слов понабирались, да всё заграничных - "код мувингом и инстракшн шеддулингом"Satyr писал(а):Таки есть трансляторы асма с код мувингом и инстракшн шеддулингом ?Andrew Martin писал(а): Думаю что при нормальном трансляторе асма с мощными макросами скорость разработки будет не на много ниже, нежели на си с "регистровым" подходом.
Дело в том, что времена, когда можно было генерировать оптимальный код с табличкой по циклам единичной инструкции прошли.
Важен порядок инструкций при котором они пойдут по конвееру с минимальными задержками.
Код: Выделить всё
SPI1->CR1 |= SPI_CR1_SPE
Код: Выделить всё
movs r1,SPI_CR1_SPE ;enable SPI
ldrh r2,[.spi1.CR1]
orrs r2,r1
strh r2,[.spi1.CR1]
Передача и приема у SPI единое целое. Это не дойдет до адаптев кала , но вам-то должно быть ясно.Andrew Martin писал(а):Но этот бит относится к приёмному буферу, а у меня принимать нечего и event генерировать не нужно, поэтому я и оставил этот бит в нуле.Код: Выделить всё
SPI1->CR2 |= SPI_CR2_FRXTH
Это особенность Thumb кода - непосредственно адресуется +-2Кб вокруг SP. Поэтому Не делаются отдельные сегменты кода и сегменты данных, они перемежаются мелкими кусками.Andrew Martin писал(а): Загляните в дизасме на сишный код. Я смотрел на выхлоп кейла, общая идея построения такая же, как в моём куске кода. В частности, большие 32битные константы хранятся в конце, после выхода из функции, а не в теле (перемежаясь с переходами).
кто такие убогие, где и какой тупик и, главное, как связаны неэффективные инструменты и знание железа ?dosikus писал(а):Satyr, вся "крутость" адептов HAL и SPL и других недолиб неизбежно приводит убогих в тупик.
Здесь первостепенно знание железа ...
dosikus писал(а):Передача и приема у SPI единое целое. Это не дойдет до адаптев кала , но вам-то должно быть ясно.Andrew Martin писал(а):Но этот бит относится к приёмному буферу, а у меня принимать нечего и event генерировать не нужно, поэтому я и оставил этот бит в нуле.Код: Выделить всё
SPI1->CR2 |= SPI_CR2_FRXTH
Кстати передачу и прием - в студию...
Код: Выделить всё
spi_tx: ;r0 = 8-bit input
push {r0-r3,lr}
ldr r1,[lcd_spi_cblock.spi_base]
virtual at r1
.spi1 SPI_TypeDef
end virtual
movs r3,SPI_SR_BSY ;ожидаем пока BSY не сбросится в 0
@@:
ldrh r2,[.spi1.SR]
tst r2,r3
bne @r
movs r3,SPI_SR_TXE ;ожидаем пока TXE не установится в 1
@@:
ldrh r2,[.spi1.SR]
tst r2,r3
beq @r
strb r0,byte [.spi1.DR] ;отправляем байт
pop {r0-r3,pc}
Ну вот, точно этот самый адептSatyr писал(а):Это особенность Thumb кода - непосредственно адресуется +-2Кб вокруг SP. Поэтому Не делаются отдельные сегменты кода и сегменты данных, они перемежаются мелкими кусками.Andrew Martin писал(а): Загляните в дизасме на сишный код. Я смотрел на выхлоп кейла, общая идея построения такая же, как в моём куске кода. В частности, большие 32битные константы хранятся в конце, после выхода из функции, а не в теле (перемежаясь с переходами).
Хотя, даже если "выхлоп кейла, общая идея построения такая же, как в моём куске кода", то уже идея писать на асме, на котором производительность разработчика на порядок ниже, становится сомнительной.
Для одиночных транзакций, даже если не принимаем :Andrew Martin писал(а): Не вполне ясно.
Ещё раз повторюсь, приёма нет т.к. нечего принимать и линия MISO настроена как обычный IO пин.
SPI тупо должен выплюнуть байт через MOSI и всё. Так можно? Или обязательно нужно что-то мутить с приёмом?
Вот оно что!dosikus писал(а):Для одиночных транзакций, даже если не принимаем :Andrew Martin писал(а): Не вполне ясно.
Ещё раз повторюсь, приёма нет т.к. нечего принимать и линия MISO настроена как обычный IO пин.
SPI тупо должен выплюнуть байт через MOSI и всё. Так можно? Или обязательно нужно что-то мутить с приёмом?
Данные в буфер
Ждем флаг RXNE (BSY)
Вычитываем буфер
Что-то новенькое. Какое мне дело до флага приема и на кой вычитка буфера ? До такого даже индусы в SPL не додумались.dosikus писал(а):
Для одиночных транзакций, даже если не принимаем :
Данные в буфер
Ждем флаг RXNE (BSY)
Вычитываем буфер
C DMA - в прерывание от Transfer Complete DMA ждем освобождение Fifo SPI , ждем BSY .Andrew Martin писал(а): А ежели выплёвывать байты с помощью DMA? Тогда как?
Код: Выделить всё
void DMA1_Channel4_5_IRQHandler (void)
{
if(DMA1->ISR & DMA_ISR_TCIF5)
{
DMA1->IFCR |=DMA_IFCR_CTCIF5;
DMA1_Channel5->CCR&=~DMA_CCR_EN;
while(((SPI2->SR & SPI_SR_FTLVL_0))|| ((SPI2->SR & SPI_SR_FTLVL_1))){}
while((SPI2->SR & SPI_SR_BSY)){}
SPI2->CR1 &= ~SPI_CR1_SPE;
LOAD_ON;
LOAD_OFF;
} Клоуну невтерпеж снова в своем дерьме изваляться?a5021 писал(а): Что-то новенькое.
На конкретный вопрос по теме ответить не судьба? Сразу в персональную атаку? Валяйте, мне не привыкать делать из вас посмешище.dosikus писал(а):Клоуну невтерпеж снова в своем дерьме изваляться?
Получается в этом случае нужно только дождаться окончания передачи (чтобы не потерять данные) и всё?dosikus писал(а):C DMA - в прерывание от Transfer Complete DMA ждем освобождение Fifo SPI , ждем BSYAndrew Martin писал(а): А ежели выплёвывать байты с помощью DMA? Тогда как?