Форум РадиоКот

День добрый! Есть старая плата с 5-ю GAL22V10D. Со временем плата начала работать некоректно. При проверке( считать\сравнить код) етих микросхем на программаторе выявленно что половина из них считывает некоторые биты некорректно( первый раз 0, второй 1 или наоборот). При n-нной попытке прочитать вродь начали выдавать стабильный код. С программатора сохранил jedec файлы. Теперь хочу полностью разобраться по этапно что делает эта плата(так как стоит в системе и известно только по индикации лампочек - работает или нет). Подскажите с чего начать? Какие книги\статьи почитать?В какой программе для етих GAL22V10D можно по jedec файлу посмотреть что она делает?
Заранее спасибо!

галы палы, это одноразовопрошиваемые микры ПЛИС тему штудировать надо.

есть однократно программируемые ,а есть многоразовые

Неплохо основы функционирования расписаны в даташите и Application notes на Atmel SPLD. Также кое-что есть в справке на WinCUPL.
Jedec можно распотрошить GAL дизассемблером. Наверное подойдёт дизасм из OPALjr PLD Development Package.

А можно не запариваться, а просто склонировать поведение путем перебора всех кобинаций на входе и мониторя состояние на выходе. Так, например, ПАЛ-ки для древнего саунд-бластера клонируют: http://www.vcfed.org/forum/entry.php?31 ... L-(Part-1)

Ну да, если GAL закрыта от чтения, тогда придётся идти этим путём.

Tronix писал(а):А можно не запариваться, а просто склонировать поведение путем перебора всех кобинаций на входе и мониторя состояние на выходе. Так, например, ПАЛ-ки для древнего саунд-бластера клонируют: http://www.vcfed.org/forum/entry.php?31 ... L-(Part-1)

Есть многократные PLD, это КМОП PALCE22V10H и ATF22V10B, которые выпускают до сих пор, ибо удобно в них мелкую логику запихивать и реализовывать нестандарьные логические функции.
В свое время в ручную неоднократно передирал закрытые PLD матрицы и PALCE22V10H, и ATF16V8B. Трудней всего, это когда приходится вскрывать комбинаторные логические схемы, реализованые в PLD на внутренних 10 триггерах. Но и после тоже достаточно сложно получившуюся логическую схему запихнуть обратно в PLD, используя логические формулы, перенесенные на язык PALASSMa или WINCUPLa. Пришлось таки плотно заняться изучением и софта и особенностями палок. О чем, в прочем, ни разу не пожалел.

подскажите а на этих микросхемах возможно реализовать fifo регистр 16х 8
как 16 последовательно соединенных 8 битных паралельных регистра
тактируемых от одного источника предающих байт предыдущего в следующий
( мне для осцилоскопа- чтобы заглянуть раньше события синхронизации)

Только если поставить 16 микросхем последовательно.
Каждая на 8 или 10 триггеров.
Лучше такой FIFO сделать на более современных и ёмких CPLD.