Форум РадиоКот

Помогите понять, где ошибка. Altera Max Plus 2 выдает " Process clocking is too complex ". На иностранных сайтах на похожий вопрос был дан ответ - что-то с if-else конструкциями, но непонятно, как исправить.
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY shift_reg IS
PORT
(clk : IN STD_LOGIC ...

LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY shift_reg IS
PORT
(clk : IN STD_LOGIC ;
data : IN STD_LOGIC ;
reset : IN STD_LOGIC ;
q : OUT STD_LOGIC
);
END shift_reg;

ARCHITECTURE behav OF shift_reg IS
SIGNAL rs: STD_LOGIC_VECTOR (3 downto 0) ;
SIGNAL rscopy: STD_LOGIC ...

Помогите понять смысл выдаваемой ошибки в Max + Plus2. при попытке компиляции графической схемы.
Поиск в гугл результатов не дал.
Все элементы связаны правильно.

В усилителе переменного тока к генератору входного сигнала (синусоидальное напряжение) подключили последовательно еще один генератор, частоты более низкой (в сотни-тысячи раз). Конденсатор, подключенный последовательно с источниками, "имеет большое сопротивление для низких частот и малое - для ...

Может ли схема. состоящая только из сопротивлений, идеальных источников напряжения и одного биполярного транзистора, иметь больше одного возможного состояния? (для двух транзисторов это вроде бы не так).