Форум РадиоКот

после каникул на доп.сессии буду сдавать, потому что не успел по госту оформить и распечатать)

кого оставили на второй год?

я сохранил это же файл под расширением vhd, сделал потом set project current file, но он всё равно выдаёт такую ошибку

нет. нужно под VHDL

что это за ошибка? начинаю писать код вот так

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity kyrsovprimer is
Port ( arg : in STD_LOGIC_VECTOR (7 downto 0);
bcd : out STD_LOGIC_VECTOR (9 downto 0));
end kyrsovprimer;

architecture ...

а число 4 в двоичной системе будет 00000100 а в двоично-десятичном 0100 что ли?

я понял. как мне написать соответствие этих кодов.
спасибо вам.

а начать мне описывать

entity bin2bcd is
Port ( arg : in STD_LOGIC_VECTOR (5 downto 0);
bcd : out STD_LOGIC_VECTOR (3 downto 0);
bcdh: out STD_LOGIC_VECTOR (3 downto 0));
end bin2bcd;

architecture Behavioral of bin2bcd is
signal ...

т.е например будет
begin
process(arg)
begin
case arg(5 downto 1) is
when "0000000" => decoded <= "0000000000";
на схеме же 10 выходов?
или как?
вот я тупой...

код мне более менее понятен. Но на вход же подается 8 битовый двоичный код.

я же прикреплял схему самого преобразователя, там же всё нарисовано в max plus II

в группе вот именно что никто по этому VHDL не шарит.
у всех это проблема

такой должен быть примерно?


library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.STD_LOGIC_ARITH.all;
use IEEE.STD_LOGIC_UNSIGNED.all;

entity CNT_BCD is
port (
CLK: in STD_LOGIC;
RESET: in STD_LOGIC;
ENABLE: in STD_LOGIC;
FULL: out STD_LOGIC;
BCD_U: out STD_LOGIC_VECTOR (3 downto 0);
BCD_D ...

нужен VHDL код. да курсач.

и используются три микросхемы ПР7.

для Плис!

НА 8 входов подаётся 8-битовый двоичный код. в схеме исполmзуются 3 BCD схемы что преобразовывать числа от 0 до 255. на выходе должен быт двоично-десятичный код...

если вам нетрудно помогите пожалуйста написать код. не могу понять как связать эти три схемы BCD