Форум РадиоКот

Если кому интересно причина такого поведения следующая:
При описании выражений внутри процедурных блоков комбинаторной логики
регистры, которым идет присвоение не будут выполнены в виде D-триггеров после синтеза.
Описание синхронной логики очень похоже на описание
комбинаторной логики с одним ...

Добрый день! Помогите пожалуйста разобраться почему происходит именно так, а не иначе.
Сразу перейду непосредственно к сути.
Вот текст очень небольшого модуля на языке Verilog:
module filter(
input wire data,
input wire clk,
output reg signal,
output reg [1:0]state
);

always @ (posedge clk ...

Добрый день!
Вопрос как говорится знатокам. Что будет если замкнуть ключ в схеме, изображенной на рисунке?
При условии, что напряжение в пределах нормы для выбранного конденсатора и источник питания достаточно мощный чтобы поддерживать короткое замыкание, также достаточно мощным является ключ и ...

Вот это устройство https://youtu.be/Swa9CtJNzAI

Ariadna-on-Line, а программный сниффер покажет скажем неуспешную энумерацию? Если устройство с самого начала некорректно отвечает?

Ничего не понял

Уважаемые господа, хочу спросить у вас использует ли кто в работе подобный девайс, либо нуждается в его использовании?.
Устройство представляет из себя коробочку в которую с одной стороны подключается USB устройство, а с другой стороны USB Хост, также имеется вывод для подключения компьютера ...

Всем доброго времени суток! Подскажите пожалуйста можно ли в квартусе скрыть реализацию созданного компонента, а предоставлять только интерфейс и библиотеку? Так чтобы можно было его использовать в других проектах, но не иметь доступа к самой структуре...
Заранее спасибо за ответы.