Как заставить задействовать вход ENA регистра в VHDL/Verilog

imsushka

если использовать

Код:

PROCESS(CLK, RAMStep7)
BEGIN
  IF ( SCRBLANK = '0' ) THEN
    DOTBLANK <= '0';
  ELSIF (RISING_EDGE(CLK)) THEN
    IF ( RAMStep7 = '1' ) THEN
      DOTBLANK <= '1';
    END IF;
  END IF;
END PROCESS;

квартус использует мультиплексор

а хотелось бы что б RAMStep шел на вход ENA. типа для уменьшения количества ЛУТов

Реклама

Как заставить задействовать вход ENA регистра в VHDL/Verilog

Кто сейчас на форуме