Уважаемые коты, всем таки здрасте Срочно нужен совет. Необходимо сделать устройство (назовём его уст. А), которое бы могло передавать данные на другое устройство со скоростью не менее 70 Мбит/сек по витой паре длинна которой не превышает 50..60 см на другое устройство (скажем Б), при этом это самое устойства (А) содержет в себе ПЛИС сыклон 3. Принято решение использовать интерфейс LVDS, однако вешать провода неосредственно на ПЛИСину я не хочу, в связи с чем я надыбал на сайте аналог девайсиса микросхемку ADN4661. Вопрос в следующем: как по человечески согласовать линию, достаточно ли поставить разделительные кондюки, кламп диоды, и 100 - омный резистор на приёмном конце (т.е. со стороны устройства Б). И ещё, как загонять данные на данный буфер, т.е. вход то у него несимметричный, следовательно надо просто гнать биты с ноги ПЛИС с частотой мегагерц 70 примерно... возможно у данной ПЛИСины есть какие то специальные ножки с которых можно снимать подобные скоростя. Возможно кто то сможет поделиться опытом, заранее спасибо.

Дико извиняюсь, на сайте техасского инструмента ещё вот такую приблуду нашёл DS10BR150. И опять таки вопрос, буржины такое поняти используют DC - 1.0 Gbps Low Jitter, High Noise (или ещё DC coupled), что это значит? Разделительный кондюк по постоянке?

Насколько понимаю, лучше все таки снимать с выходов LVDS. Какие для этого использовать выводы смотрите тут (DIFFIO_Ln, DIFFIO_Lp) Относительно преобразователя от AD - сколько их поставить придется? Минимум штуки 4?
Когда-то максим славилась решениями под LVDS, может найдете путное, доставабельное и дешевое у них

Грендайзер, те LVDS что на Циклоне это для соединения на плате, ну или между плат. Вам нужны внешние, защищённые, передатчики и приёмники. Вывод-ввод сигналов на/с них будет через ножки в обычном режиме.
На счёт 70 Мбит/сек - какое у вас питание ввода-вывода на циклоне? Посмотрите в спецификации с какой частотой циклон может ногами дёргать при таком питании. А то, сдаётся мне, что это близко к "потолку" при 3.3в.

Ясно, ну а что тогда на счёт DS10BR150... может это чудо использовать?

Посмотрите ещё вот это, может пригодиться - http://www.gaw.ru/html.cgi/txt/publ/_rtcs/lvds.htm

DS10BR150 - можно и его. Если подойдёт по питанию и паябельности.

По питанию ещё как подходит... а ещё мне очень нравятся размеры (я немного стеснён в габаритах платы) и то, что там уже впендюрины согласующие резисторы, а как их паять будут - не моя забота, от меня лишь схему требуют... Но Вы думаете, что с витой парой он нормально будит работать?
ммм почему четыре, одна на передачу, и приёмную микросхему на приём... Просто эта микросхема привлекла меня тем, что на неё необходимо завести лишь одну ногу плисины и всё... однако, как Вы совершенно справедливо заметили наверное стоит передавать такие данные по шине LVDS... правда я вот слышал что в плис какие то высокоскоростные приёмопередатчики есть, но что они из себя представляют, никак в толк не возьму...

Почему четыре?... Странный вопрос, однако.
LVDS определяет всего лишь физический уровень. Как передавать данные - отдельная тема. Хоть I2C или RS-232 туда заворачивай.
Самый простой способ - передавать отдельно данные и такт (например SN75LVDT1422). Поэтому минимум по два на каждой стороне, всего 4.
Либо, использовать протокол со встроенной синхронизацией. Например как в DS92LV16 или SN65LV1023A/SN65LV1224B.

Попробуйте ещё в сторону fin1104 и fin 1108 посмотреть. Ребята у нас гоняли эти микросхемки на отладочной плате как раз с третьим циклоном, результаты хорошие получили. Банки ввода-вывода у циклона питаются 2,5В в режиме LVDS, а сами fin110x - 3,3В.

В Pin-planner есть специальная кнопочка, которая отображает LVDS-парные ножки микросхемы. Становится гораздо нагляднее.

Протокол - это совсем другой вопрос, над которым я ещё даже не думал. Дело в том, что реально, устройство А будет передавать данные на 3 разных устройства (все по LVDS, т.е. условно будит тянуться 3 кабеля). Передавать отдельно такт, скорей всего не выйдет, т.к. в размерах я ограничен (отчасти именно поэтому была выбрана витая пара а не коаксиал), стало быть передача будит скорей всего асинхронная... правда понадобится ещё микросхема, что бы принимать ответы и ряд данных от устройства В. Так что реально в устройстве А будит стоять 2 микросхемы... что там на приёмном конце - не моё дело, я лишь за устройство А отвечаю...

Оооо спасибо... обязательно гляну... А Вы не подскажете, по какому кабелю у Вас там ребята данные гоняли?

Протокол должен быть во главе угла.
Допустим он будет асинхронным и построен на базе UART со всеми "заморочками"
Тогда на передачу одного бита, понадобится от 8 до 16 тактов. Допустим Cyclon даст возможность тактироваться на 800 МГц. Тогда один бит будет передан на скорости 50..100Мбит\с. Это ваш предел, запаса нет и не предвидится. Уменьшить число тактов на передачу бита уже нельзя - возможен срыв.
Так что либо ограничить аппетиты по скорости передачи, либо синхронный протокол. Еще лучше если ядро будет работать быстрее передатчиков в 2 и более раз.

Витая пара из МГТФ-0,12. Если не ошибаюсь, около 20 витков на см. Обычную витая пара для компьютерных сетей тоже должна подойти, по паспорту у неё 100 Ом волновое сопротивление.

Кстати, если у Вас планируется несколько приёмников одного сигнала, можно попробовать BLVDS http://www.altera.com/literature/an/an522.pdf.

Думаю, что ошибаетесь. 20 витков проводом с изоляцией даже если вплотную виток к витку на гвоздь намотать -- и то в 1 см не влезет. 20 * 0,87 = 17,4 мм

Речь скорее о категориях кабелей, по числу витков на единицу длины или нечто подобном

Спасибо за конкретику. Думою что на длине кабеля порядка 50 см. серьёзных проблем возникнуть не должно... надеюсь во всяком случае... Что же касается BLVDS то как я по картинкам понял она хороша там где используется мультиподключение устройств... у меня же подобной ситуации не возникнет, никаких адрессаций и прочего, тупо 3 кабеля на 3 девайса... В дополнение хочу попробовать манчестерский код для большей уверенности в качестве передачи...

mirk глянул микросхемы которые вы посоветовали. действительно, они также мне абсолютно подходят... Я подобные на техасе видел, но те помоиму с несимметричным входом были... Если можно ещё одна просьбочка: если отладочная плата является общедоступной (т.е. её без всяких проблем можно купить) не могли бы Вы мне её название сказать, хочу на её схему взглянуть

Вот отладочная плата: http://www.altera.com/products/devkits/ ... arter.html
И дочерняя плата к ней: http://www.bitec-dsp.com/hsmc_proto.html

Вам интереснее будут вот эти платы: http://www.linear.com/product/LTM9001-A_-B#demoboards
Это высокоскоростные АЦП с LVDS выходом. Платы 1241 и 1250 стыкуются через разъём с платой 890. Там и схемотехника есть, и печать для примера.

Большое спасибо

Необходимо принимать и передавать lvds сигнал на плис xilinx семейства 3an. Можете помочь литературой, примерами?

Работаю с альтерой, так что помочь не смогу, однако по примеру могу сказать, что:
1) В альтере есть т.н. false lvds и true lvds - это банки к которым надо навесить доп. терминирующие резисторы и у которых таковые имеются внутри;
2) Питание таких банков составляет 2,5В;
3) Скорость передачи данных может достигать (и даже превышать) 1Гбит/с... правда здесь не надо забывать о скорости работы логики, она накладывает ограничения;
4) Ставить промежуточные микросхемы между ПЛИС и приёмником/передатчиком уместно пожалуй лишь в том случае, если устройство будет использоваться в "агрессивной электромагнитной среде" и на проводах передачи возможны серьёзные наводки, которые могут повредить плис (перепаять небольшой буфер легче и дешевле чем плис).
В остальном особых нюансов на мой взгляд нет... за исключением того, что стандартом установлена максимальная длинна проводов, которая составляет лишь несколько метров, про это нельзя забывать...