Друзья, помогите пожалуйста советом.

Нужно собрать на базе FPGA или CPLD, желательно CPLD (они дешевле и не нуждаются в загрузчике) два простых элемента.

1) 12 битный счетчик
2) fifo память с параллельным интерфейсом на 512х8бит точек (для снятия данных с АЦП на частоте 100М и передачу на контроллер)

выбор продукции Альтера обусловлен наличием программатора.

собсенно вопрос.

Как определить минимальные параметры CPLD (одновременно минимальную цену,и, соответсвенно минимальное количество выводов ) , которые позволяют решить эту задачу?

В альтерах не ориентируюсь, но занимаясь зайлинксами имею следующий опыт:
Вам потребуется CPLD ёмкостью больше чем 512*8+12 макроячеек. Это только для счетчика и фифо, не считая еще выходов и остальной логики(как указатели итп). Сомневаюсь, что такие CPLD есть. У зайлинксов таких нет. Так что FPGA. У них и встроенное ОЗУ есть, что можно под FIFO использовать.

А насчёт минимума, делаете проект и пытаетесь его впихнуть во все кристаллы подряд той серии на которую нацелились, начиная с младшего, пока не влезет.

Спасибо за ответ, процесс стал понятнее! Теперь у меня есть примерные нижние границы.

А разве внутренняя память поспеет под данные с параллельного порта?

А с чего бы ей не поспеть? Или это несоответствие в терминологии? В Спартанах-3, например, на кристалле среди CLB, наряду с готовыми модулями аппаратного умножения, есть несколько модулей ОЗУ, чтобы не строить его из ЛУТов. Причем, двухпортовой памяти! Как раз то, что надо для фифо. Не думаю, что альтеровцы в этом плане отстают. Конечно, там не очень много, но даже в самом малом кристалле есть два килобайта такой памяти.

Исходя из первого поста, можно закладывать либо старые ACEX 1, там как раз памяти двухпортовой раза на 3 хватит, по задаче, либо уже смотреть циклоны