Смените слой - начинаете вести от ТОПа, а активный слой Боттом (проще - при такой ошибке во время разводки нажимаете на L)
"Поделюсь" тут еще. Когда мне необходимо постаить кучу переходных - делаю это только после окончания разводки. Это дает
все пространство для маневра.

Хм, помогло Однако я всё равно не понял, какого хрена он отказывается вести дорожку по нижнему слою.

Не очень понял про пространство. У меня переходные как можно ближе к земляным ногам микросхем.

Вы работаете в режиме автодоводки проводников. Для этого в месте старта нужно зацепиться либо за площадку, либо за проводник - а там, на обратном слое, "пустота"

Видимо не понял я вас в начале - думал сперва ставите кучу переходных отверстий, а затем начинаете вести к ним дорожки

Какже пустота, если отверстие сквозное? Или на другом слое не будет металлизации?

Если отверстие - есть продолжение ранее проведенного проводника, то это не пустота. А если отверстие поставлено, но к нему не шло дорожек - то считается "место занято" и прицепить проводник уже нет возможности. Рядом провести - пожалуйста, а отвертие "ни-ни"

пользовался 2002, поставил 2006. Все здорово, но достает одна проблема. После загрузки NETлиста и начала ручной трассировки, связи оптимизируясь, прыгают только по падам - достает неимоверно. В 2002 они прыгали по падам и на ближайшую дорожку(ее изломы), что очень помогало трассировать и видеть при перемещении - куда лучше тащить дорогу.

А щас, оптимизируясь прыгает по хрен зна де расположенным падам - игнорируя дорожки расположенные впритык.
Обшарил все настройки - не нашел ниче путнего. Подскажите где искать (ежли конечно есть оно)

Подскажите, плз, как избавиться от "оконтуривания" элементов на плате?
А то вывожу негатив, а там какие-то микро промежутки вокруг двух сторон вывода деталей.
Вкладываю пдф - при сильном увеличении (>2000%) видно эти косяки.
Причем пробовал и просто как обычно выводить (без негатива в pcad) - так же видно "разрывы".

Не знаю, у себя такого не наблюдаю. М.б. ПАДы просто так нарисованы?

Пады перепроверил уже сто раз. Не пойму в чем дело... Такой глюк и у собственных элементов и у скачанных с инета.

Вкладываю с увеличением один ряд ног микрухи - там видно что какие-то промежутки. Просто пока юзал ЛУТ, на эти вещи внимания не обращал. Сейчас перешел на пленочный резист - подобные огрехи видно без увеличения.

Кстати, в корел загружал - футпринт там не в виде прямоугольного полигона, а еще и контур.

Как в P-Cad напечатать негатив? Или можно Вас попросить настроить фаил с проектом для печати в негативе? Плата двухсторонняя.

Как-то так...

Втрой слой BOT не получился и можно сделать так что бы место где нет рисука было прозрачным, а не серым?

Что-то не сосем понял вопрос. Где белое - там будет прозрачное.
Если просто на рисунке скрыть это полигон, то выбери любой слой кроме этого и в меню Layers поставь Disable. При печати будет так же выводиться, а на экране в режиме редактирования мешать не будет.

Огромное спасибо, но можно еще и второую сторону платы в негатив перевести.

Подскажите, где можно задать минимальный зазор между проводниками так, чтобы это понял route advance?
Пробовал менять в Options->Design Rules закладка Design, но дорожки всё равно разводятся с первоначальным зазором 0,2mm.
И есть ли какой-нибудь инструмент, с помощью которого можно проверить, везде ли на плате соблюдены эти зазоры?

Всё правильно, Options->Design Rules->Layer, затем Set All (все выделятся), затем редактируем нужные зазоры и нажимаем Update.

А проверяет зазоры DRC согласно Design Rules.

Оказалось, это из-за плохой совместимости с вин7. При попытке изменить правила вылезало предупреждение Warning: Unexpected condition at: LayerRulesPage.cpp(441) Исправилось удалением *.manifest файлов из директории P-CAD'а

Опытные пользователи P-CAD, не могли бы вы проверить мою библиотеку? Собирал из нескольких кое-что перерисовывал и менял... Интересует рабочие ли элементы, т.е. получится ли потом правильно "скормить" схему на этих элементах трассировщику? Сам я в этом не очень... Если все же что-то не рабочее - объясните что и как
И еще вопрос как сделать что бы элементы которые из нескольких состоят отображались не DD1:A, DD:B и т.д., а DD1.1, DD1.2 т.д. (т.е. по ЕСКД)...

Вот так делаю, но есть один момент - на схемах обозначается DDn:m, а не DDn.m. Ничего с этим не поделать

Спасибо, получилось