| Форум РадиоКот https://radiokot.ru/forum/ |
|
| Помогите с разводкой первой многослойкой под PCI-E x1 https://radiokot.ru/forum/viewtopic.php?f=8&t=106312 |
Страница 1 из 1 |
| Автор: | Chiper [ Вс июл 27, 2014 23:22:34 ] |
| Заголовок сообщения: | Помогите с разводкой первой многослойкой под PCI-E x1 |
Сейчас на работе встала задача спроектировать и развести модуль под PCI-Express x1. Сердцем девайса станет 32-битный микроконтроллер серии AT32UC3A, для связи микроконтроллера и шины PCI-E планирую использовать преобразователь интерфейсов OXPCIe954 (PCI-E x1 to 4 uart), данная микросхема выполнена в 176 выводном TFBGA корпусе. На данном этапе проектирования у меня следующие вопросы: 1. Минимально на каком количестве слоёв можно развести плату под PCI-E с BGA монтажом? 2. В каком порядке нужно располагать сигнальные слои и слои содержащие полигоны земли/питания? 3. На этой-же плате я планирую разместить драйвер для управления бесколлекторным двигателем (24В) и 16-битный АЦП подключенный через параллельную 16-битную шину к МК. Нужно-ли драйвер двигателя накрывать ВЧ экраном? 4. Какие параметры дифференциальных пар критичны при трассировке линий от PCI-E до OXPCIe954? Чему следует уделить внимание? 5. Какую литературу желательно почитать (желательно на Русском) по многослойкам под PCI и BGA? |
|
| Автор: | Meteor [ Пн июл 28, 2014 20:56:36 ] |
| Заголовок сообщения: | Re: Помогите с разводкой первой многослойкой под PCI-E x1 |
Chiper писал(а): 1. Минимально на каком количестве слоёв можно развести плату под PCI-E с BGA монтажом? Наверное, если постараться, то можно разместиться на четырех слоях, так что начинайте с этого значения. Кроме слоев еще важен и класс точности, для этих микросхем вряд ли получится выполнить плату классом ниже 4-го, пятый класс самый дорогой - изготовление платы в 4-8 слоев выйдет примерно в 15 тыр за 1 дм2. Требования можно узнать на сайте изготовителя плат к которому собираетесь обратиться. Chiper писал(а): 2. В каком порядке нужно располагать сигнальные слои и слои содержащие полигоны земли/питания? Однозначного ответа нет, делал так: наружные слои сигнальные, внутренние - полигоны питания, если что-то не умещалось на наружных слоях - добавлялся внутренний сигнальный слой. В общей концепции старался чередовать, н-р, сигнальный - питание -сигнальный - питание - питание - сигнальный - питание - сигнальный. Chiper писал(а): 3. На этой-же плате я планирую разместить драйвер для управления бесколлекторным двигателем (24В) и 16-битный АЦП подключенный через параллельную 16-битную шину к МК. Нужно-ли драйвер двигателя накрывать ВЧ экраном? Помехи бывают разные. Общая рекомендация - максимально удалить сигнальную и силовую части. Не всегда экран может помочь в снижении чувствительности к наводкам. Общие рекомендации - слишком общие. Chiper писал(а): 4. Какие параметры дифференциальных пар критичны при трассировке линий от PCI-E до OXPCIe954? Чему следует уделить внимание? Одинаковая длина каждой части дифференциальной пары - самый критичный участок. Вторая величина - волновое сопротивление, неоднородность в сопротивлении создает отражения, а следовательно снижает скорость передачи. Chiper писал(а): 5. Какую литературу желательно почитать (желательно на Русском) по многослойкам под PCI и BGA? Поищите "Конструирование высокоскоростных цифровых устройств. Начальный курс черной магии". Если предприятие готово вложиться, то посмотрите тут литературу. |
|
| Страница 1 из 1 | Часовой пояс: UTC + 3 часа |
| Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group http://www.phpbb.com/ |
|
