Xilinx ISE 11....как?

nick17

Написал вот такую програмку, не могу понять, почему ругается...помогите парни!!!

Реклама

SII · Сообщение **SII** » Пн июл 27, 2009 13:30:29

Ну, во-первых, в процессах надо указывать список чувствительности (список сигналов, изменение которых заставляет процесс запускаться), а во-вторых. нужен begin, насколько помню. Сейчас точно глянуть не могу -- на работе, не дома.

Реклама

nick17

С процессом все нормально, их два вида, ты как раз про второй говоришь... Там в проге внизу написано где ошибка и почему, посмотри на картинке.

SII · Сообщение **SII** » Вт июл 28, 2009 03:53:08

begin там нет. Посмотри, как процессы оформлены у меня (где-то в этой теме выше выкладывал).

Реклама

nick17

SII писал(а):begin там нет. Посмотри, как процессы оформлены у меня (где-то в этой теме выше выкладывал).

Добавил begin-ы, теперь вместо 2 ошибок выдало 8

Реклама

nick17

parse error, unexpected IF
как от этого избавится??!!!

Реклама

SII · Сообщение **SII** » Вт июл 28, 2009 14:06:52

Полный текст в студию, пожалуйста

nick17

SII писал(а):Полный текст в студию, пожалуйста

Полный код, сверху на картинке, а внизу написаны ошибки которые допушены, а как их исправить ума не приложу...

SII · Сообщение **SII** » Вт июл 28, 2009 20:57:03

И что, я вручную его набирать должен?

nick17

SII писал(а):И что, я вручную его набирать должен?

Да зачем набирать.... Просто скажи почему ругается на оператор if и wait? если конечно занешь...

SII · Сообщение **SII** » Ср июл 29, 2009 20:13:38

Синтаксис там неверный. Как минимум такие ошибки: отсутсвие begin и дублирование имён. Есть сигналы A, B, C, D -- и одновременно есть процессы, помеченные этими же именами. Ну и как компилятор должен разбираться, что эти имена означают?

Ну и плюс, хотя это формально не ошибка -- безобразное оформление самого текста. Читабельность очень плохая, потому что нет отступов. Конечно, в таком мелком описании это не большая проблема, но в крупных проектах сам запутаешься, если не приучишь себя писать аккуратно.

ktb · Сообщение **ktb** » Пт янв 15, 2010 19:36:25

Я тоже скачал ISE 11 и ни фига не пойму. Все туториалы на примере старых версий. Может кто расскажет как пошагово создать простейший проект и тестбенч к нему с помошью VHDL или Verilog?
И еще не догоню нужно ли к ISE скачивать еще и ModelSim?
И чем ModelSim отличается от ISim? У меня каша в голове от всех этих названий и маркетинговых ходов Xilinx, не знаю куда нажимать! Мяуууу!

SII · Сообщение **SII** » Пт янв 15, 2010 21:58:24

Черканите в личку Ваше мыло, кину кой-какие доки по этому поводу, чтоб Вам долго не искать.

ktb · Сообщение **ktb** » Пт янв 15, 2010 22:15:00

Спасибо! Мыло замылил в личку.

А кто-нибудь еще из этого топика продолжает работать с ISE 11.1 или тема заглохла?

uldemir

Работают. Правда поставлена 9.2i. Но, имха, они мало чем отличаются. В 11-м мне schematic редактор не понравился. В 9-ом он тоже глюкавый, но хоть управляется легче.

ktb · Сообщение **ktb** » Пт янв 15, 2010 23:00:32

Ну для того кто знает, может они и мало чем отличаются.

А я смотрю как баран на новые ворота. Моделирование-то в 11-ой версии делается не с помощью графической приблуды, про которую в обучалках пишут, а какой-то там файл нужно специальный писать. Я только начал ПЛИС изучать и сразу облом.

uldemir

Можешь и файл, а можешь и приблудой пользоваться. VHDL testbench - это на VHDL пишешь последовательность сигналов. А Test Bench Waveform - это графическая тулза. Надеюсь, статью http://radiokot.ru/start/mcu_fpga/xilinx/01/ уже посмотрел?

ktb · Сообщение **ktb** » Пт янв 15, 2010 23:23:25

Статью я давно посмотрел. И не только эту, а все, которые удалось найти в инете. И везде описываются старые версии, в которых еще есть графическая тулза для создания Test Bench Waveform.
В версии 11.1 эту фичу убрали и теперь можно только через файл VHDL Test Bench. А про это еще не успели статьи написать и туториалов я не видел, где бы для таких как я чайников на каком-нить простом примере объяснили как моделирование провести без графических примочек.

SII · Сообщение **SII** » Пт янв 15, 2010 23:26:52

Так-с. Залил два архива (около 20 метров каждый). Первый: http://www.iosif-vm.ru/FPGA_prototyping.rar (книжка под таким названием, я её где-то вроде "рекламировал" уже -- в этой теме или в какой другой), второй: http://www.iosif-vm.ru/ise11.rar (сборник всяких учебных пособий от Хилинха). Во втором архиве будет в том числе ug682.pdf -- это как раз типа учебник по ISim. К нему же идёт архив (внутри архива) с учебным примером. Я разбирался именно по нему, всё прошло без особых проблем и сложностей.

Что же касается дел с ПЛИС, то ведём их по-прежнему. Правда, времени маловато -- работа много съедает (сейчас, например, помимо поддержки текущих проектов, осваиваю ARM -- следующий писать под него придётся), ну а ПЛИС -- одно из моих хобби. Сейчас с одним приятелем решили на ней соорудить эмулятор PDP-11 (суперпопулярная мини-ЭВМ 1970-80-х, у нас её клоны под вывеской СМ ЭВМ выпускались). Пока сие находится в стадии проектирования (чем, собсно, я занимаюсь) плюс мелких разборок с будущей периферией (напарник пытается побороть вывод на монитор -- в общем, сделал, но что-то там с синхроимпульсами подглючивает, ещё не разобрался вроде; я наполовину сделал контроллер интерфейса PS/2 для подключения клавиатуры: ввод с клавы работает нормально, а выдача команд на неё пока не работает). Сам проект уже сунули на https://sourceforge.net/projects/pdp11-fpga/, Вику, в которой описывается проект (внутреннее устройство) -- на https://sourceforge.net/apps/mediawiki/ ... =Main_Page. Правда, читать особо пока нечего: только блок обработки данных процессора я описал, остальное в процессе, ну а практическая реализация начнётся, когда проект готов будет.

ktb · Сообщение **ktb** » Сб янв 16, 2010 00:08:44

Спасибо, поизучаю!
А с PDP-11 прикольная затея!

Интересно будет посмотреть на готовый комп.