низкая тактовая - вынужденная мера
если учесть, что большинство УФ ПЗУ имеют время доступа от 70 до 110 nS...
а диаграмма сигналов ale-psen-wr и rd вырабатывается внутренним автоматом микроконтроллера и зависит от той же тактовой
вобщем простой пример - режим чтения :
шина данных внешнего устройства должна уверенно перейти в z-состояние до момента, когда внутренний автомат МК выдаст на нее младший байт адреса (или конфликт пшшшины
)
а у нас две задержки суммарно ~40nS (селектор) в линии psen/rd и к тому еще 110nS от самого УФ ПЗУ - в итоге между окончанием импульса psen/rd и выдачей на шину данных младшего байта адреса должно быть где-то 150nS , что естественно заставит увеличить длительность всего цикла обращения к внешней памяти... ttPXAV=clc-8=150nS
ну а вообще или садиться считать надо или на макете с набором кварцев и тестовой программкой эксперименты ставить
это где-то в конспекте на кр1816ве51 записано было, жаль, длеко выкапывать...если еще мои не выбросили...
если учесть, что большинство УФ ПЗУ имеют время доступа от 70 до 110 nS...
а диаграмма сигналов ale-psen-wr и rd вырабатывается внутренним автоматом микроконтроллера и зависит от той же тактовой
вобщем простой пример - режим чтения :
шина данных внешнего устройства должна уверенно перейти в z-состояние до момента, когда внутренний автомат МК выдаст на нее младший байт адреса (или конфликт пшшшины
)а у нас две задержки суммарно ~40nS (селектор) в линии psen/rd и к тому еще 110nS от самого УФ ПЗУ - в итоге между окончанием импульса psen/rd и выдачей на шину данных младшего байта адреса должно быть где-то 150nS , что естественно заставит увеличить длительность всего цикла обращения к внешней памяти... ttPXAV=clc-8=150nS
ну а вообще или садиться считать надо или на макете с набором кварцев и тестовой программкой эксперименты ставить
это где-то в конспекте на кр1816ве51 записано было, жаль, длеко выкапывать...если еще мои не выбросили...
Последний раз редактировалось BOB51 Чт июн 16, 2011 21:14:25, всего редактировалось 1 раз.
