озу

[uldemir]

Нет, я использую single port. Нашел, что не тот макрос использовал. Какой-то от вертекса. Сейчас взял из Language templates RAMB16_S9: Spartan-3/3E 2k x 8 + 1 Parity bit Single-Port RAM. Но обломился таким же образом с входом-выходом чётности.
ERROR:HDLParsers:800 - "C:/ISE/RAM/ram.vhd" Line 219. Type of DOP is incompatible with type of DO.
ERROR:HDLParsers:800 - "C:/ISE/RAM/ram.vhd" Line 223. Type of DIP is incompatible with type of sw.

Код: Выделить всё

   port map (
      DO => DO (7 downto 0),      -- 8-bit Data Output
      DOP => DO(8),    -- 1-bit parity Output
      ADDR => adr_reg,  -- 11-bit Address Input
      CLK => mCLK,    -- Clock
      DI => sw,      -- 8-bit Data Input
      DIP => sw(0),    -- 1-bit parity Input
      EN => EN,      -- RAM Enable Input
      SSR => RST,    -- Synchronous Set/Reset Input
      WE => WREN       -- Write Enable Input
   );

Я немного халявю - бит четности заполняю теми же данными, что и нулевой бит. Хотя можно просто к лог.0 привязать.

p.s. Гы!!!!!! я ж говорил. Найдите 10 отличий:

Код: Выделить всё

   port map (
      DO => DO (7 downto 0),      -- 8-bit Data Output
      DOP => DO (8 downto 8),    -- 1-bit parity Output
      ADDR => adr_reg,  -- 11-bit Address Input
      CLK => mCLK,    -- Clock
      DI => sw,      -- 8-bit Data Input
      DIP => sw(0 downto 0),    -- 1-bit parity Input
      EN => EN,      -- RAM Enable Input
      SSR => RST,    -- Synchronous Set/Reset Input
      WE => WREN       -- Write Enable Input
   );

ram.zip

[uldemir]

Исходные файлы