хотел бы спросить как осуществить запись в регистр в Verilog.
вот код
Код: Выделить всё
module SN_DVV_14_220V (IN,INT,WR,RD,CS,RESET,DAT,A);
input wire [3:0] A;
input wire [13:0]IN;
input wire WR, RD, CS, RESET,INT;
inout [7:0] DAT;
reg [7:0] D;
assign DAT[7:0]=(!CS&!RD)?D[7:0]:8'bz;
always @(negedge RD)
case (A)
4'b0000: D = 8'b00010000;
4'b0001: D = 8'b00100011;
4'b0010: D = 8'b00001110;
4'b0011: D = 8'b00001000;
4'b1000: D = IN[7:0];
4'b1001: D <= {2'b0, IN[13:8]};
default: D = 8'b00000000;
endcase
endmoduleздесь в операторе кейс идет считывание регистров,как мне написать так,чтобы я мог в этот регистр что-нибудь записать?