ФАПЧ на логических элементах

[Knez]

А у меня вопрос такой: если сделать простой делитель на 2 на D-триггере и подать на вход CLK синусоидальный сигнал, но с уровнями 0-5В и частотой 1 МГц (для примера), то на выходе я получу 500 кГц прямоугольного импульса или сигнал некой странной формы и непонятной частоты?

[Gudd-Head]

Будет 500 кГц меандр.

[Knez]

спасибо! Благо, высокочастотных D-триггеров недорогих навалом (ну, 2 я точно нашел)

[SmarTrunk]

Knez
Все-таки по-хорошему надо сначала сделать прямоугольный сигнал, а потом подавать на триггер. Если синусоидальный сигнал такой большой, то с этим справится логический элемент - триггер Шмидта. Они дешевле и проще в использовании, чем аналоговые компараторы

Исправил, конечно триггер Шмидта.

[Bear2011]

Если синусоидальный сигнал такой большой, то с этим справится логический элемент - компаратор. Они дешевле и проще в использовании, чем аналоговые компараторы

А еще лучше триггер Шмидта. Это кстати его предназначение - делать прямоугольники из всего - посмотрите на входные цепи частотомеров и подобное...

[Knez]

Да понимаю, что надо бы подавать меандр, писал тут уже на других разделах форума. Есть два синусоидальных сигнала почти на 70 МГц. Их надо подать на элемент XOR. С поиском таких высокочастотных компаратов возникли некоторые сложности, так как я не понимаю их параметров. Задержка, гистерезис. Как от этого оттолкнуться, чтобы подобрать его именно на мою частоту? С другой стороны есть доступные D-триггеры, которые до 170 МГц спокойно кушают. XOR, как я понимаю, тоже очень высоких частот не любит. Поэтому я и думал, может быть получится убить двух зайцев одним выстрелом, а именно подать синус на делитель, реализованный на D-триггерах и получить на выходе прямоугольник боле-менее адекватной частоты, с которой и АЛЬТЕРА сможет работать. Вот как-то так. А вообще собираю свою первую схему, поэтому и возникают такие вопросы.

[Gudd-Head]

Нахера вам синусы XORить? Ща выяснится что вы их фазу хотите сравнить? Или частоту?

[Bear2011]

На сайте полно схем приборов с формирователями прямоугольника

Вот например
http://radiokot.ru/circuit/digital/measure/80/01.gif

Узлы на Q1 или Q2 это то что Вам нужно

[Knez]

точно, фазу сравниваю. только я не синусы хочу XORить, а меандры. сначала у меня на ALTERA MAX 9320 это было реализовано. надеялся, что она уже внутри себя преобразует эти синусы в прямоугольники и сделат логическую операцию XOR (такая, вот, детская наивность). Не получилось. Теперь думаю, как преобразовать мои синусы в меандры, да еще и поделить их хотя бы на 2. Ну и все возвращается к тому, что есть доступные D-триггеры, а может быть получится убить двух зайцев и т.д.

[Gudd-Head]

точно, фазу сравниваю. на ALTERA MAX 9320

А вот слабо было это всё в первом посте написать?
И как вы дальше сдвиг фаз высчитываете? Просто если частоту в 2 раза поделить, то с 70 МГц она уменьшится до 35, но сдвиг как был (например) 2 нс, так и останется.

[Knez]

ну, я так понял, что вопросы по Альтере нужно задавать в ветке ПЛИСов? Так я его первый раз и задал. Мне подсказали как поделить частоту до 170 МГц на входе и отправили в ветку аналоговой техники. Оттуда я плавно перекочевал сюда, так как вопрос был уже по триггерам. Вот и все.

А вопрос мой звучал изначально так: Имеется два синусоидальных сигнала с размахом 5В и частотой 68,7 МГц, которые надо подать на ALTERA MAX 9320. Дальше она должна поделить эти частоты на 10 и сравнивать их элементом XOR (вот такая вот простая в ней прошивка). И я так понимаю, что синус она должна съесть, так как в пиковые значения его составляют 0 и 5В. То есть вроде тот же самый ТТЛ. Ну и плюс непонятно, ест ли она сама по себе такую частоту. Мне сказали, что до 110 МГц на нее смело можно подавать. Однако когда я ее прошивал, я две ноги сделал на выходах делителей на 10, чтобы посмотреть как проходит сигнал. Так вот, на этих ножках ничего нет, кроме какого-то непонятного шума. Соответственно или ей не нравится форма сигнала, хочется ей прямоугольный импульс с размахом 5В, или слишком высокая частота (ну, как мне кажется, проблема именно в этом). А вопрос такой: как привести сигнал в надлежащий вид? Очевидно нужен делитель (хотя бы на 2, потому как 50 МГц эта Альтера точно ела) и так же нужен компаратор. Но в какой последовательности их ставить? Есть ли компараторы на 68,7 МГц, которые можно более-менее просто найти и есть ли делители на такую частоту? Или сначала можно поставить какой-то делитель, а потом компаратор, но уже на меньшую частоту?

С миру по нитке, добрался до триггеров. Ну, видимо буду пробовать методом тыка, благо магазин не очень далеко.

[Gudd-Head]

Дальше она должна поделить эти частоты на 10 и сравнивать их элементом XOR

Это вы сами придумали?

[Knez]

сам придумал. на вход подается сигнал с двух ГУНов. на одном я частоту задаю потенциометром, второй автоматом должен подстроиться потому, что на его управляющую ногу приходит сигнал с интегратора. на интегратор подается сигнал уже с XORа. моделирование в мультисиме, во всяком случае, показало, что все должно работать. но моделирование оно на то и моделирование, там все несколько проще. а почему вы спрашиваете? такая система работать не будет?

[Gudd-Head]

второй автоматом должен подстроиться

Ну вот и новые данные всплывают — оказывается, частоты изначально разные. Темните, товарищ.

[Knez]

Прошу прощения. Тогда по порядку. Предполагается реализовать систему фазовой автоподстройки частоты (я так понимаю, что это она). Есть два ГУНа на 68,73 МГц. Схему я спаял. В ней у меня выходной сигнал с размахом 5В подается на Альтеру. Внутри он делится на 10 (каждый сигнал), потом сравнивается XORом. Выход потом подается на интегратор. С интегратора на управляющую ногу одного генератора. Таким образом, мняя потенциометром управляющее напряжение на одном генераторе, должен подстраиваться другой. На всякий случай я 2 ноги Альтеры сделал как выходы делителей на 10, чтобы можно было на осциллографе посмотреть, что там вообще есть. И осциллограф показал, что ничего там нет. Значит или частоты слишком высокая, или форма сигнала не нравится.

[SmarTrunk]

Khez
Вам идеально подойдет микросхема ADF4001, это как раз микросхема ФАПЧ (по-ихнему PLL). В ней есть встроенные делители (по обоим входам), подавать на вход можно синусоиду, и уже есть отличный частотно-фазовый детектор. Входные сигналы могут быть где-то 10...200 МГц. Надо только, при включении, загружать в нее параметры с любого МК по SPI. Есть в наличии в Чип-Дипе за 280 руб, или в Терраэлектронике за 140 руб.

Частотно-фазовый детектор, в отличие от фазового (XOR) имеет бОльшую полосу удержания и неограниченную полосу захвата. То есть он лучше.

П.С. Для любой системы ФАПЧ нужно рассчитать и поставить петлевой фильтр. Иногда это пара резисторов и конденсаторов, иногда добавляется ОУ - зависит в т.ч. от диапазона управляющих напряжений ГУНа.

[Knez]

Ой, спасибо вам огромное! Я обязательно ее посмотрю! Только, так как я самый-самый новичок в схемотехнике, хотелось собрать это все самому. Ну а касаемо неограниченного захвата, это тоже не понятно для меня, хорошо или нет. Потому как частоту опорного генератора я бы хотел менять в небольших пределах потенциометром и смотреть как меняется напряжение на выходе интегратора. А если будет сильный захват частот, то я могу этих изменений не отследить, как я понимаю. Для чего мне менять частоту опорного генератора - другой вопрос=) Но вот надо и все тут. Еще раз спасибо за совет! Хотя купил себе уже высокочастотный D-триггер, в понедельник посмотрю, что из всего этого получится=)

[SmarTrunk]

Да пожалуйста. Просто сложным путем идете, по-моему. Зачем нужна ПЛИС? Я бы на россыпной логике все сделал. Если сигналы поделить до частот меньше десятка мегагерц (сначала триггерами, потом счетчиками), то фазовый или частотно-фазовый детектор - это одна-две микросхемы дешевой серии 74HC.

[Chettuser]

то фазовый или частотно-фазовый детектор - это одна-две микросхемы дешевой серии 74HC.

Ткните носом в отличия в схемах, если можно

[SmarTrunk]

Ткните носом в отличия в схемах

Это интересная тема, но длинная.

"Обычным" фазовым детектором ЧД может быть элемент "исключающее ИЛИ", аналоговый умножитель, устройство выборки-хранения и пр. Достоинства - простота, малая чувствительность к шуму в сигналах. Недостатки - ограниченная полоса захвата ФАПЧ, меньшая полоса удержания ФАПЧ (где-то плюс-минус 90 градусов).

Частотно-фазовые детекторы ЧФД - это логическая схема, в простейшем случае из двух триггеров и одного двухвходового логического элемента, но могут быть более сложные разновидности. Работает по фронтам сигналов, поэтому не допускает работу с зашумленными сигналами - это минус. Нет ограничения по полосе захвата ФАПЧ, бОльшая полоса удержания ФАПЧ (плюс-минус 360 градусов) - это плюсы.

В Титце Шенке (Полупроводниковая схемотехника) можно почитать, новое издание, раздел 22.4 "Система ФАПЧ". ЧФД в переводе назван "частотно-зависимым", его схема на рис. 22.27. Мне больше нравится Dan Wolaver "Phase Locked Loop Circuit Design (1991), раздел 4 "Phase detectors". ЧФД назван "Three-state phase detector", рис. 4.8.

На практике можно увидеть применение ЧФД, собранного на микросхемах простой логики, например, в схеме ВЧ-генератора Marconi 2022E. В более новых устройствах они обычно запрятаны внутри микросхем PLL.