Мелкие вопросы по цифровой технике.

[КРАМ]

А тут целая страница флуда распухла.

Флуд, кстати, практически по делу.
Генератор для 8-разрядного АЦП никакой особенный не нужен. У него (АЦП) разрешение низкое.

[hybroid]

Смотря что он делает. Разрешение есть и "по времени".
Вот пример топика с расследованиями: http://electronix.ru/forum/index.php?showtopic=71233
Вывод: лучше на фиг тактировать от ПЛИС, хотя и в большинстве случаев прокатывает.

[КРАМ]

Что бы он не делал, разрешение по времени связано с разрешением по амплитуде самым жестким образом через АЧХ. Что бы почувствовать фазовый шум, нужно иметь соответствующую разрядность.

[hybroid]

Оно то так. Но я привёл ссылку как пример того, что абы с чего лучше всё же не тактировать. В той истории вообще ничего не предвещало беды, всё по феншую было, разве что с ПЛИС такты шли.

[КРАМ]

В том, что абы с чего тактировать нельзя - сомнений нет никаких.
Поэтому ГЛАВНОЕ тут - определить внутреннюю когерентность тактового сигнала с входным сигналом.
И именно это соответствие задаст и частоту тактирования и способ синтеза тактирования.

[hybroid]

когерентность

Я это до сих пор выговариваю не с первого раза

[КРАМ]

Для SDR прямого преобразования с квадратурным детектированием это тактирование будет кратно частоте гетеродина (сиречь несущей сигнала) - а точнее, в 4 раза выше частоты несущей сигнала.

[Chettuser]

Я вот чего не пойму, раз уж пошла такая пляска. Вы всерьёз считаете, что при тактировании АЦП от 200 МГц, на выходе АЦП данные вылетают со свистом скоростью в 200 Мsps? Или меня тихо сейчас троллят?
Вы уж извините тёмного в этих светлых делах.

[hybroid]

Именно так. В твоём случае начнут лететь спустя 6 тактов, АЦП конвеерный.
А какие варианты могли быть?

[Chettuser]

Дык 33 Msps и меньше - с этим справляется практически любая современная RAM, в качестве буфера. И не собираюсь я поток данных гнать в CPLD/FPGA, я накоплю, а потом тихо пережую. Задач перекодирования аналогового сигнала ТВ у меня нет.
А вообще всё началось на той странице с моего любопытства про максимальную частоту генераторов.

[КРАМ]

Дык 33 МГц и меньше - с этим справляется практически любая современная RAM, в качестве буфера. И не собираюсь я поток данных гнать в CPLD/FPGA, я накоплю, а потом тихо пережую.
.....
А вообще всё началось на той странице с моего любопытства про максимальную частоту генераторов.

Если учесть, что МИНИМАЛЬНАЯ частота тактирования этого АЦП - 20 МГц, возникает вопрос о целесообразности такого выбора.
Что касается использования ОЗУ, то синхронизация АЦП с ОЗУ потребует некоей схемотехники управления адресом и выборкой. Для этого специально делают микросхемы со стековой организацией, чтобы не управлять адресом, либо используют для этой цели FPGA с необходимым объемом памяти. Цена получается примерно одинаковой - порядка 20...25 долларов.
И еще. Если речь о 33 МГц, то к чему вопрос о генераторах?

[Chettuser]

Если речь о 33 МГц, то к чему вопрос о генераторах?

Исправил.

[hybroid]

А что это меняет? В данном случае - ничего

[Соник]

Спойлер

Считаем, что внизу схемы общий провод, вверху питание +12 В.
Может ли генератор остановиться (имею ввиду разрешение его работы посредством вывода 2 микросхемы) в таком состоянии, что на выходе DD1.4 будет не логический ноль, а логическая единица? Тогда VT1 останется открытым долговременно, и динамик HA1 сгорит

[falkonist]

Откуда сомнения-то? Четное к-во инверторов. Если на входе управления будет 1, схема будет пищать. Если 0 - на выходе последнего инвертора - тоже 0 и транзистор останется запертым.

[Соник]

Значит ответ однозначный, пока на входе (выв. 2) самого левого лог. элемента есть лог.0, на выходе (выв. 11) самого правого лог. элемента будет лог. 0.

Тогда до кучи:
Почему в базе транзистора нет токоограничительного резистора?
На многих схемах видел, что между 1 выводом и C1R2 (во втором генераторе между 8 выводом и C2R3) ставят резистор килоом на 10. Нужен ли он там, и для чего?

[falkonist]

Действительно, схема нерабочая в принципе.

Вытекающий ток выхода 561-й серии (на общую шину) составляет всего несколько миллиампер. Чего вполне достаточно для управления транзистором без дополнительного токоограничительного сопротивления, НО! при условии, что к этому выходу кроме базы транзистора ничего не подключено. В данной схеме на этот же выход заведен еще и времязадающий конденсатор. В итоге выходной сигнал будет колебаться между нулем и 0,7 В, что для работы второго генератора совершенно недостаточно.

Подобные схемы я бы сразу же относил в категорию "фейк".

[Chettuser]

Сдаётся мне - указанные схемы работать не будут.

Спойлер

[Ратмир]

Задать можно вопрос?
Нужен таймер включения релюшки (Uкат=5В) с задержкой от 0,1 до 1 сек.
облазил инет... есть схемы на таймере 555, но у него питание 9В, есть аналоги с питанием 5В?
или опять с МК городить

[Света]

NE555 работает от 4,5 В до 16 В...
http://www.ti.com/lit/ds/symlink/ne555.pdf