Так не надо доводить до ожога. Протереть жало - это ж быстро, не более чем полсекунды. Я, конечно, держу бутылку с водой на рабочем месте для чистящей губки, но иногда бывает проще по-старинке пальцами, чем поливать губку.
Что-то я запутался. Есть D-триггер с 8 входами и 8 выходами, тактирование общее. Есть регистр с защелкой такой же структуры входов и выходов. В чем тогда разница? Оба хранят значение до следующего положительного фронта тактирования.
LastHopeMan писал(а):Есть D-триггер с 8 входами и 8 выходами, тактирование общее. Есть регистр с защелкой такой же структуры входов и выходов.
"Имена" сравниваемых триггера и регистра?
В общем случае это по сути одно и тоже, т.к. подобные регистры строятся на триггерах. Но в отличии от простого набора отдельных триггеров в одном корпусе регистры могут иметь внутренние взаимосвязи (помимо общего тактирования) и более развитое управление/функциональность.
Большой опыт, порой, не даёт находить/видеть нам простые и очевидные решения. Всегда с уважением, Александр.
Триггера с защелкой выдают на выходе сигнал, присутствовавший на входе в момент начала активного фронта входа управления и удерживают его на все время действия оного. Позволяли разделить совмещенные на шине сигналы, например адрес/данные.
В моем понимании, как учил, D-триггер - это единичное устройство, напиханное в одну микросхему. А регистр - это сросшиеся триггеры дабы экономить усы микросхемы. Но вопрос мой был спровоцирован прайсом чип и дип, ну и может даже даташитами (названиями, потому что функциональных различий не вижу).
74HCT273N - именуется как D-триггер 8 штук, хотя по мне так 8-битный регистр-защелка.
SN74HC573AN - та же штука, тока именуется как регистр.
По даташитам там D-Type latches и D-Type flip-flop. Что, это просто косяк чип и дипа в обзывании регистра D-триггером в каталоге? Это носит массовый характер, потому и спросил.
LastHopeMan писал(а):По даташитам там D-Type latches и D-Type flip-flop
Вот в этом и отличие.
Latch защёлка при активном уровне управляющего сигнала latch/clock допускает изменение уровня сигнала на входе, при этом выходной сигнал повторяет входной (по сути работает буфером/повторителем). По спаду управляющего сигнала latch/clock присутсутствующий в этот момент входной уровень на входе защёлкивается, и дальнейшее его изменение не приводит к его изменению на выходе. Так продолжается до появления сигнала latch/clock (по фронту этого сигнала регистр снова "превращается" в повторитель, и работает в этом качестве до спада управляющего сигнала latch/clock)
Flip-flop двухступенчатая защёлка, защёлкивается сразу (по фронту первая ступень, по спаду вторая) и не допускает изменения входного уровня во время действия управляющего сигнала latch/clock, вернее допускает, но изменения входного сигнала не приводят к изменению выходного подобно Latch защёлке. Т.е присутсутствующая в данный момент информация на входе передаётся на выход и тут же запоминается только по фронту/спаду управляющего сигнала latch/clock, и не меняется (хранится) до следующего фронта/спада latch/clock.
P.S
Название темы здорово подкорректировали.
Большой опыт, порой, не даёт находить/видеть нам простые и очевидные решения. Всегда с уважением, Александр.
То есть вы хотите сказать, что Latch открывается на весь период положительного такта с начала и до конца сигнала, а при его потере сохраняет последнее значение? А флип флоп только по одному из фронтов (в основном положительному) работает, так?
Ну дак там же написано. 573 именно что "прозрачна" в определённом положении управляющего сигнала, 273 подаёт на выход только то, что было на входах в момент изменения состояния управляющего сигнала. Никакой "прозрачности" ни в одном режиме нет.
Напрягают буржуйские даташиты - найдите описание наших ИР22 и ИР23, сравните...
Я не могу расшифровать ваш полёт мысли. Невозможно снять сигналы со схемы до того, как она была разработана.
Ещё раз: всё начинается с определений. В том числе и того, чего вы хотите. Причём, не в глобальном смысле, а начиная с самого низкого уровня.
Возможно, я недооценил широту применения данного термина. Тогда опишу подробнее.
Вот есть ТТЛ схема, которая в данный момент разрабатывается. Есть точки между логическими элементами. Вот мне нужно, чтобы я все сигналы мог видеть одновременно друг под другом (исходные сигналы конечно же должен сам задать). Тогда более наглядно видно, какие элементы еще добавить, есть ли подходящие сигналы или требуется генерировать другие. Для простой схемы и так можно нарисовать, а когда она усложняется, то есть риск чего-то упустить.
Я кроме бумаги с ручкой пока ничего подходящего не нашел =(
Это называется не "построение эпюр", а составление таблиц истинности. По таблицам истинности производится синтез логических схем. Вот учебный пример.
Но сложные логические зависимости делают не так, а с использованием уже языков программирования (собственно, логическая схема подчиняется тем же правилам, что и программа). Как пример - язык VeriLog. При программировании, например, логических матриц (логические матрицы заменяют собой громоздкие схемы, собранные из отдельных логических микросхем) без VeriLog будет достаточно трудно...
p.s. А для простого "ручного" синтеза логики "народные средства" типа Proteus, Multisim...
Нет, я имел ввиду именно эпюры, а не таблицы истинности. Когда нужно не просто тупо уладить конечный результат на устоявшихся взаимодействиях, а сопоставить для временного отрезка значения всех узлов по времени. Включая завалы всякие на RC конструкциях, отставания по 10 нс ввиду инерционности микросхем, ну и так далее. Имею ввиду график, на котором вправо отложили t для каждого узла схемы.
На рисунке слева снизу именно то, что я хочу получить для большой схемы "на одном листе". А слева сверху как раз пример такой схемы, хоть и простенький.
Ах такие "эпюры"? Так это уже осциллограммы. Для таких "эпюр" инструмент есть - осциллограф. Так же, для наблюдения за сложной последовательностью нескольких цифровых сигналов тоже существует инструмент - логический анализатор.
Большой опыт, порой, не даёт находить/видеть нам простые и очевидные решения. Всегда с уважением, Александр.
