ACTEL:VERILOG:Synplify: замена real

Вопросы настройки, программирования, прошивки микроконтроллеров и микросхем программируемой логики
Закрыто
Прорезались зубы
Аватара пользователя
Сообщения: 239
Зарегистрирован: Вт сен 09, 2008 17:35:48
Откуда: Уфа

Сообщение MegaRazoR »

В моем програмном модуле активно используются переменные типа real. Синтезатор (Synplify) на них ругается и говорит что нельзя их использовать. Как их можно заменить ?
спасибо вам за ваше терпение и ваши подробные ответы ! :)
Реклама
Прорезались зубы
Аватара пользователя
Сообщения: 239
Зарегистрирован: Вт сен 09, 2008 17:35:48
Откуда: Уфа

Сообщение MegaRazoR »

Нужна библиотека для работы с числами с фиксированной запятой.
спасибо вам за ваше терпение и ваши подробные ответы ! :)
Реклама
Друг Кота
Аватара пользователя
Сообщения: 3961
Зарегистрирован: Пн июл 13, 2009 14:37:39
Откуда: Московская область, наукоград.....

Сообщение Meteor »

Я думаю ответы Вам надо искать по адресу http://electronix.ru/forum/index.php?showforum=75
Успехов!!!
Загружая на вход компьютера "мусор", на выходе получим "мусор^32".
PS. Не работаю с: Proteus, Multisim, EWB, Micro-Cap... не спрашивайте даже
Контактная информация:
Закрыто

Вернуться в «Микроконтроллеры и ПЛИС»