конфигурация выводов ПЛИС

[pirotehnick]

Добрый день!
Есть пару вопросов по ПЛИС Cyclone IV. Имеется в наличии плата: CoreEP4CE10
Нужно организовать 24 SPI интерфейса. Поэтому требуется большое число пинов.
Можно ли сконфигурировать каждый пин как угодно? Т.е. я развёл плату произвольно подключив выводы плис (порты) к контактам устройства, мне их нужно сконфигурировать, соответственно функциональному назначению. Не будет ли загвоздок?

[Meteor]

Могут возникнуть трудности.
Дело в том, что у каждой плис есть зарезервированные контакты(назову так что бы не путать вывод с выходом) и их назначение не меняется. Например есть контакты для подачи тактовых сигналов, на них можно подавать как такты, так и простые сигналы извне, но они не могут быть выходом. Кроме того, есть сигналы двойного назначения, они могут работать как входы или как выходы, но кроме того на них формируются сигналы управления/индикации работы плис (nCEO и тп), использование подобных контактов требует от разработчика дополнительной настройки проекта.
Так что на общий вопрос "можно ли использовать любые контакты", ответ общий - нет, а частный - смотрите документацию и/или создайте проект и в нем увидите на что будет ругаться квартус при назначении выводов.

[pirotehnick]

Понятно, спасибо!
А если к примеру, есть таблица пинов и там, к примеру, указано, что пин G16 (корпус BGA) Pin Name /Function: IO ; Optional Function(s): DIFFIO_R4n; Configuration Function: INIT_DONE. Можно ли его использовать как обычный порт на вход/выход?

[AndyBig]

Да, все пины с Function: IO можно использовать как обычные вход/выход. Любые входы-выходы Ваших SPI можно назначить на любые такие пины Это если не стоит вопрос достижения быстродействия, близкого к макс. возможностям этой FPGA, тогда придется помудрить с расположением в чипе синтезированных блоков и с назначением пинов.

[pirotehnick]

Ага, понятно. И ещё тогда вопросик, ядро, как я понял работает на максимальной частоте примерно 402 МГц, а быстродействие портов примерно 8 нс, правильно я понимаю, т.е. выходной сигнал с ядра должен быть в пределах быстродействия порта?

[Meteor]

Ядро конечно имеет максимальную частоту примерно 400 МГц, но вряд ли Вы сможете безболезненно построить архитектуру работающую на этой частоте.
Вообще, да, максимальная частота переключений равна 1/(2*Тзадержки). Есть еще отдельная группа выводов, предназначенная для работы с DDR, в ней скорость выше.
Добавлю к предыдущему вопросу. Выводы использовать можно, но посмотрите не подцеплена ли к выводу какая-нибудь нагрузка или кнопка на самой плате.

[AndyBig]

а быстродействие портов примерно 8 нс

А где Вы такие цифры нашли? Вроде там все гораздо веселее должно быть.

[pirotehnick]

[uquote="AndyBig",url="/forum/viewtopic.php?p=3290812#p3290812"]

а быстродействие портов примерно 8 нс

А где Вы такие цифры нашли? Вроде там все гораздо веселее должно быть.[/uquote]

Да честно говоря, просто по названию микросхемы думал (...8N) как в MAX II