Не собираются файлы на SystemVerilog

[Panthera_tigris]

Всем здравствуйте. Не могу собрать файлы на SystemVerilog. ОС Debian 11.
Yosys пишет, что не может найти модуль keyboard (клавиатура PS/2), хотя он есть в проекте. А также он не может найти видеокарту моего компьютера (файлы video.sv, videoram.sv). И соответственно выдает ошибку "не найден модуль". ПЛИС ice40hx1k-vq100. А файл cpu.sv и модуль fs256 (ПЗУ , 256fs.sv), находит запросто. Почему?
Архив приложил.

[Panthera_tigris]

Отвечаю самому себе: не смог собрать, ибо схема оказалать слишком сложной. Переделал, и все собралось.

[Gudd-Head]

Что есть критерий сложности?

[Panthera_tigris]

Возможно, не хватало логических ячеек. Но сейчас собирается. Их у меня 1280.

[Gudd-Head]

Так это не сложность, а объём

[Panthera_tigris]

Значит, я неправильно выразился!

[electroget]

[uquote="Panthera_tigris",url="/forum/viewtopic.php?p=4178721#p4178721"]не смог собрать, ибо схема оказалать слишком сложной[/uquote]

Обычно, всё бывает по другому. ) Не удаётся что-то собрать потому, что собирать не из чего. Я, например, ПЛИС только на картинках видел.

[Panthera_tigris]

В общем, всем, кто пытался мне помочь, Огромное Спасибо!