И я еще раз повторяю - stm32f030f4p6, или может в этом чипе еще что-то есть, чего я не знаю?.MLX90640 писал(а):Второй раз повторяю - регистры Backup, память Buckap SRAM.
У всех свои извращения...
И я еще раз повторяю - stm32f030f4p6, или может в этом чипе еще что-то есть, чего я не знаю?.[/uquote]Ещё в DMA-контроллере обычно много 32-битных регистров простаивает. А от того что он десять раз повторит в f030 backup не появится.MLX90640 писал(а):Второй раз повторяю - регистры Backup, память Buckap SRAM.
Код: Выделить всё
#define PLLN 18
#define PLLM 1
#define PLLP 2
#define PLLQ 3
#define PLLR 3
#define WAITWHILE(x) do{StartUpCounter = 0; while((x) && (++StartUpCounter < 0xffffff)){nop();}}while(0)
TRUE_INLINE void StartHSE(){
uint32_t StartUpCounter;
RCC->CR &= ~RCC_CR_PLLON; // disable PLL
WAITWHILE(RCC->CR & RCC_CR_PLLRDY); // wait while PLL on
RCC->CR |= RCC_CR_HSEON;
WAITWHILE(!(RCC->CR & RCC_CR_HSERDY)); // wait while HSE isn't on
RCC->PLLCFGR = ((PLLR-1)<<29) | ((PLLQ-1)<<25) | ((PLLP-1)<<17) | (PLLN<<8) | ((PLLM-1)<<4) | RCC_PLLCFGR_PLLSRC_HSE;
RCC->CR |= RCC_CR_PLLON;
RCC->CFGR = RCC_CFGR_HPRE_3 | RCC_CFGR_SW_1; // set sysclk switch to pll, set AHB prescaler to 2
}Код: Выделить всё
RCC->CFGR = RCC_CFGR_HPRE_3 | RCC_CFGR_SW_1Код: Выделить всё
RCC->PLLCFGR = ((PLLR-1)<<29) | ((PLLQ-1)<<25) | ((PLLP-1)<<17) | (PLLN<<8) | ((PLLM-1)<<4) | RCC_PLLCFGR_PLLSRC_HSE;Код: Выделить всё
TRUE_INLINE void StartHSE(){
uint32_t StartUpCounter;
RCC->CR &= ~RCC_CR_PLLON; // disable PLL
WAITWHILE(RCC->CR & RCC_CR_PLLRDY); // wait while PLL on
RCC->CR |= RCC_CR_HSEON;
WAITWHILE(!(RCC->CR & RCC_CR_HSERDY)); // wait while HSE isn't on
RCC->APBENR1 |= RCC_APBENR1_PWREN;
// Enable high performance mode
PWR->CR1 = PWR_CR1_VOS_0;
WAITWHILE(PWR->SR2 & PWR_SR2_VOSF);
//RCC->PLLCFGR = (2<<29) | (2<<25) | (1<<17) | (18<<8) | RCC_PLLCFGR_PLLSRC_HSE
RCC->PLLCFGR = ((PLLR-1)<<29) | ((PLLQ-1)<<25) | ((PLLP-1)<<17) | (PLLN<<8) | ((PLLM-1)<<4) |
RCC_PLLCFGR_PLLREN | RCC_PLLCFGR_PLLPEN | (1<<24) | RCC_PLLCFGR_PLLSRC_HSE;
RCC->CR |= RCC_CR_PLLON;
WAITWHILE(!(RCC->CR & RCC_CR_PLLRDY));
FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN |FLASH_ACR_LATENCY_0;
RCC->CFGR = RCC_CFGR_HPRE_3 | RCC_CFGR_SW_1; // set sysclk switch to pll, set AHB prescaler to 2
}Код: Выделить всё
using pll = Pll<PllSrc::Hsi, 256, 4, 2, 0>; // R:64, Q:128, P:0
//using pll = Pll<PllSrc::Hsi, 65*4, 4, 0, 0>; // R:65
//using pll = Pll<PllSrc::Hsi, 280, 2, 0, 0>; // R:140
Rcc::switchToPll<pll, AhbPresc::_1, ...>;
Код: Выделить всё
template<PllSrc pllSrc, uint32_t Vco, uint32_t R = 0, uint32_t Q = 0, uint32_t P = 0>
class Pll
{
static_assert(Vco >= 64 && Vco <= 127 * 4, "Vco Range is not Valid!");
static_assert(!(Vco % 4), "Vco is not Valid!");
static_assert((R >= 2 && R <= 8) || !R, "R is not Valid!");
static_assert((Q >= 2 && Q <= 8) || !Q, "Q is not Valid!");
static_assert((P >= 2 && P <= 32) || !P, "P is not Valid!");
..........
static constexpr uint32_t M = (pllSrc == PllSrc::Hse) ? 2 : 4;
static constexpr uint32_t r = R ? (R - 1) << RCC_PLLCFGR_PLLR_Pos | RCC_PLLCFGR_PLLREN : 7 << RCC_PLLCFGR_PLLR_Pos;
static constexpr uint32_t q = Q ? (Q - 1) << RCC_PLLCFGR_PLLQ_Pos | RCC_PLLCFGR_PLLQEN : 7 << RCC_PLLCFGR_PLLQ_Pos;
static constexpr uint32_t p = P ? (P - 1) << RCC_PLLCFGR_PLLP_Pos | RCC_PLLCFGR_PLLPEN : 31 << RCC_PLLCFGR_PLLP_Pos;
RCC->PLLCFGR = uint32_t(pllSrc) | ((M - 1) << RCC_PLLCFGR_PLLM_Pos) | ((Vco / 4) << RCC_PLLCFGR_PLLN_Pos) | r | q | p;