В RM часто фигурирует понятие System clock.
Например "...чтобы использовать режим Low Power Run, частота System Clock не должна превышать 2 МГц" ("Low-power run mode: This mode is achieved when the system clock frequency is reduced below 2 MHz.")
При этом непонятно, какая конкретно из частот имеется в виду.
Например, на дереве тактирования есть частота SYSCLK, которая получается на выходе System Clock Mux.
Дальше SYSCLK непосредственно идет только на модуль PWR, в остальном же она идет на делитель HCLK, от которого уже именно частота HCLK идет на ядро, память и всё остальное.
Не пойму, какую из частот нужно сделать 2 МГц, чтобы исползовать режим LP Run (SYSCLK или HCLK). Если это частота SYSCLK, то непонятно, как ее получить 2 МГц, и продолжать при этом использовать внешний кварц (делителей HSE до SYSCLK не предусмотрено, сам кварц д.б. частотой 4 МГц и более).
Если в RM имеется в виду всё-таки HCLK, то почему она в RM обозвана System Clock, когда по логике названия System Clock это именно SYSCLK.
