AVR. Как 16-разр. инструкции передаются по 8-битной шине?

[ktb]

Из последнего ничего не понял.

Да я имел в виду 16-bit Opcode в котором содержится код инструкции и номера регистров. Только старшие биты номеров перемешаны почему-то.

[YS]

Только старшие биты адресов перемешаны почему-то.

А какая разница? Ну перемешаны, и перемешаны. Значит, так удобно железу. Или в pdf опечатка. Вы просто пишИте add Rномер_регистра,Rномер_регистра, и не парьтесь. Ассемблер все за Вас сделает.

сначала из инструкции каким-то непонятным образом выделяются поля адресов операндов

Почему непонятным? Там хардверная логика. Да, и схема, в которой Вы пытаетесь разобраться, является лишь приблизительной зарисовкой, в общих чертах поясняющей "чего там внутри". Многого там просто нет. Вы лучше дальше даташит почитайте.

А где оно находится на схеме, в каком блоке?

Дешифратор адреса - часть обслуги памяти.

команда из регистра команд еще не поступила в дешифратор команд?

Во-первых, скорость света - 300000000 м/с, и сигнал распространается именно с такой скоростью во все стороны. Во-вторых, все процессы в МК синхронизированы тактированием, и за период тактирования он при такой скорости не то что до дешифратора команд дойдет, а до Нью-Йорка. В третьих, неужто Вы и правда полагаете, что внутри все так же просто, как и на этой схеме? Естесственно, есть цепи, которые отвечают за синхронизацию доступа и декодирования, и еще тысячи узлов, обеспесивающих работоспособность изделия, о которых мы даже не догадываемся. Для простоты они просто не показаны, т.к. если нарисовать даже простую, но более-менее полную блок схему, она займет всю пдфку. Так что по умолчанию предполагается, что все работает как надо. Еще раз: картинка нарисована просто для иллюстрации, серьезно изучать ее ни к чему.

По шине данных, 8 разрядные данные направляются из ПЗУ в регистр команд, а оттуда сразу же в декодер команд.

Млин, ну не идут команды по шине данных! Е-мое, это гарвардская архитектура! Шина данных восьмиразрядная, шина команд шестнадцатиразрядная!

Аффтар, кончайте картинки разглядывать, начинайте программировать!

[Arlleex]

Млин, ну не идут команды по шине данных! Е-мое, это гарвардская архитектура! Шина данных восьмиразрядная, шина команд шестнадцатиразрядная!

А ну-ка поподробней?
по-твоему, там 3 шины вообще используются?
А команды - это по-вашему не данные?

[GP1]

Если считать линии синхронизации/тактирования - то точно, три шины

[YS]

А команды - это по-вашему не данные?

Нет. Это гарвардская архитектура. В ней команды и данные хранятся и обрабатываются отдельно.

по-твоему, там 3 шины вообще используются?

Откуда три шины? Две. (Ну разве только как сказал GP1) Шина команд и шина данных. Из Flash код команды поступает по шине данных декодер, который управляет АЛУ, ОЗУ и регистровой памятью. Данные пересылаются из РОН в АЛУ и обратно, а также в регистры управления периферией по шине данных. Шина данных восьмиразрядная, шина команд шестнадцатиразрядная.

[Arlleex]

А адресная шина?

[YS]

Ну, типо это линии управления.

[GP1]

Женя, хорошь флудить!
Адрес передается по той же шине что и команды, либо в том же слове (см. опкоды), либо в следующих за кодом команды.

[Arlleex]

Ладно, возникла эта непоняточка из-за знания в большей мере внутренней архитектуры МП. в частности - Intel 8080/8085.
По нем и ориентировался.
Скоро придут 3 книги, Евстивееф МК Mega, Евстифеев МК Tiny, Белов МК AVR в практике... Там и посмотрим, в частности на типовой AVR-ке. А поэтому пока что спорить не буду.

[ktb]

А какая разница? Ну перемешаны, и перемешаны. Значит, так удобно железу. Или в pdf опечатка.

Не, в PDF все правильно. Создал тестовый проект и сверил содержимое HEX-файла с ассемблерными инструкциями - все четко совпадает.
Значит, действительно железу так удобней. ))

Аффтар, кончайте картинки разглядывать, начинайте программировать!

Программировать начал, мне интересно было сначала на уровне железа понять что, куда и зачем.

Всем спасибо за ответы, разрулились вопросы.