Мелкие вопросы по теории

Gudd-Head

[uquote="Олегыч1",url="/forum/viewtopic.php?p=4605116#p4605116"]Я правильно понимаю его логику на выходе "Q" согласно данному рисунку?[/uquote]
С виду правильно (обычно ещё на таких диаграмах рисуют вертикальные линии, чтобы чётко понимать, куда приходится фронт такта.
[uquote="Олегыч1",url="/forum/viewtopic.php?p=4605116#p4605116"]А как сигнал поведет себя, если на вход "D" чуть затянуть логическую единицу во времени, ни где не нашел...

[/uquote]
Оооо.... А вот это уже интересно. У триггера есть время установления и время удержания (Tsetup & Thold), которые надо выдерживать, чтобы он корректно и стабильно работал. Если нет — гуглить метастабильность (на Хабре была хорошая статья про это).

Реклама

Eltex

[uquote="Олегыч1",url="/forum/viewtopic.php?p=4605116#p4605116"]Уважаемые радиокоты, помогите пожалуйста разобраться с логикой работы Д-триггера. Я правильно понимаю его логику на выходе "Q" согласно данному рисунку?

PS: а то в сети нахожу только первую половину рисунка. А как сигнал поведет себя, если на вход "D" чуть затянуть логическую единицу во времени, ни где не нашел...

[/uquote]

По вашей картинке в тригер записывается состояние D в момент на восходящем С.

Реклама

Олегыч1

Eltex, да, все верно, именно на восходящем С (от лог нуля до лог единицы).
Gudd-Head, Я поискал на Хабре ( https://habr.com/ru/articles/254869/ ) про нестабильность, но так и не понял... Вроде нестабильность может возникнуть при очень близком пороге срабатывания. Простым языком говоря, если практически одновременно нарастающий тактирующий сигнал на С-входе совпадет с нарастающим сигналом логической единицы на D-входе. В идеале сначала должен прийти сигнал на D-вход (лог единица например), а потом появиться нарастающий по фронту (слог нуля до лог единицы) тактирующий сигнал на С-входе. Тогда, как я понимаю, нестабильность не возникнет. А вот если изначально нестабильности не возникло, но на D-входе просто протянули лог единицу подольше по времени (ну или логический ноль, не важно) - это тоже нестабильность будет?

Cheshirski

Eltex, ну да, так ТТЛШ по фронту и работает. Впрочем, КМОП D-триггеры - тоже.

Добавлено after 9 minutes 27 seconds:

Олегыч1 писал(а):А вот если изначально нестабильности не возникло, но на D-входе просто протянули лог единицу подольше по времени (ну или логический ноль, не важно) - это тоже нестабильность будет?

Нет, нестабильности в таком случае не будет.
D-триггер записывает и запоминает по фронту сигнала на входе C состояние сигнала входа D. Каково состояние входа D между фронтами импульсов - безразлично, оно может оставаться, оно может смениться, хоть один раз, хоть десять-сто-тыщу. имеет значение только состояние входа D в момент фронта импульса на входе C.
Оговорка насчет нестабильности (вернее, неопределенности состояния выходов Q и /Q) относится толтко к одному случаю: когда состояние входа D изменяется слишком близко к фронту сигнала на входе C (неважно: то ли это фронт - перепад из 0 в 1, то ли спад - переход из 1 в 0). Понятие "близко" определяется параметрами, которые озвучил Gudd-Head.

Реклама

Муркиз

И это записано в ТУ на использование этих микросхем, между прочим.
Именно, чтобы исключить возможности неопределенности состояния выходов.

Посмотри диаграммы разрешённой работы микросхемы по ТУ.

Реклама

AlexS4

D-trigger бывает 2 видов:

A. простые/одноступенчатые/со статической загрузкой/latch
записывающие по уровню С (на активном уровне на С триггер прозрачен для входного сигнала и помех на нем) а на неактивной фазе С хранится D, защелкнутое на фронте перехода С в неактивный уровень.

B. двухступенчатые/с динамической(cчетной) загрузкой/flip-flop/master-slave
записывающие по одному из фронтов С, они непрозрачные, помеха может повлиять на состояние только если будет на D в момент защелкивания(некое короткое время сравнимое с мин задержкой вентиля логики, наступающее рядом с активным фронтом на C) но в любом случае получившееся защелкнутое состояние будет держаться на выходе неизменным до следующего защелкивания. тоесть флип-флоп непрозрачен для помех.

Реклама

Cheshirski

AlexS4, это различие - только в русскоязычной терминологии, да и то не всегда: нередко, как раз чтобы избежать путаницы, терминологически различают D-триггер (двухступенчатый) и триггер-защелку (одноступенчатый).
В англоязычной терминологии такой путаницы нет: latch и flip-flop.

AlexS4

Cheshirski, latch и flip-flop это именно реакция на С (и соответствующие конструктивные особенности) , flip-flop может быть D или скажем JK, как и latch.

но иногда в узком кругу возникают какието перекосы/недопонимания терминологии

diplodok

Flip-flop передает состояние входа D по фронту С
Latch - выход "прозрачен" по входу D. Состояние D передается на выходе пока вход С активный и состояние D запоминается в момент переключения C в "неактивное " состояние

Олегыч1

Спасибо всем, кто ответил

Продолжаю разбираться с логическими элементами. И вот снова зашел в тупик. Помогите пожалуйста разобраться с логическим элементом "исключающее или" (XOR). С двумя входами вопросов не возникает, т.к. об этом очень много везде информации. А вот как быть, когда входов больше двух? Какова будет логика работы такого элемента (или таблица истинности) в этом случае? Я пытаюсь разобраться с помощью наглядной онлайн симуляции (если кому интересно: https://www.falstad.com/circuit/circuitjs.html) как ведет себя данный логический элемент с количеством входов больше двух... и с разным количеством входов он ведет себя по разному. Может есть какое-то общее правило для таких случаев?

Добавлено after 9 minutes 16 seconds:
Получается что-то типа:
1) Если на входах все нули, то на выходе будет ноль
2) Если на входах четное колличество единиц, то на выходе будет ноль
3) Если на входах нечетное количество единиц, то на выходе будет логическая единица.
Верно?

Cheshirski

Олегыч1, трех- и более входовой элемент XOR представляйте себе как набор двухвходовых элементов: например, трехвходовой будет представлять собой два элемента, выход одного из которых подключен к одному из входов второго. Оставшиеся три входа - это просто три входа.

Олегыч1 писал(а):Получается что-то типа:
1) Если на входах все нули, то на выходе будет ноль
2) Если на входах четное колличество единиц, то на выходе будет ноль
3) Если на входах нечетное количество единиц, то на выходе будет логическая единица.
Верно?

Верно.
На элементах "Исключающее ИЛИ" строят схемы контроля четности.

Добавлено after 3 minutes 17 seconds:
Например, это 155ИП2, 1533ИП5, 561СА1.

AlexS4

Олегыч1 писал(а):1) Если на входах все нули, то на выходе будет ноль
2) Если на входах четное колличество единиц, то на выходе будет ноль
3) Если на входах нечетное количество единиц, то на выходе будет логическая единица.

короче это записывается:
Если на входах нечетное количество единиц, то на выходе будет единица. (иначе - 0)

подругому "исключающее или" называется "сложение по модулю 2", что по сути является признаком нечетности суммы, а так как входные значения - тоже по модулю 2 ( 0 или 1 без других вариантов) то и результат это ровно нечетность количества входных единиц.

"по модулю N" это значит отбрасываются старшие биты не вписывающиеся в размерность N или другими словами: остаток от целочисленного деления на N.
напр для десятичного числа 915 915mod10=5

Олегыч1

AlexS4, Спасибо за разъяснение. Дальше для меня пока сложновато углубляться.

AlexS4

еще оч полезное практическое следствие из мат сущности xor/mod2sum : изменение одного ЛЮБОГО входа меняет(инвертирует) выходное состояние.

главный колбасист

А имеет ли преимущество схемотехник,работающий с реальными корпусами логики,триггеров,и т.д. и реализующий в железе готовое устройство,
перед программистом реализующим ту же функцию с помощью МК ,только программным кодом ? В смысле оптимизации,или даже,не побоюсь этого слова,изящества решения. Или нет ? Вопрос философский.

Cheshirski

Сложные алгоритмы, да еще и с возможностью оперативного их изменения, коррекции - проще и разумнее делать на МК.
А вот впихивать МК в несложную схему лишь для того, чтоб осуществить логику 2(2И)-2ИЛИ-НЕ как-то несколько избыточно.

mickbell

Смотря по каким критериям оценивать эту избыточность. Скажем, микросхема, реализующая указанную функцию, вряд ли окажется в восьминогом соике. А вот МК - таки да. Так что по площади на плате как раз мелкая логика может оказаться избыточной.

Олегыч1

[uquote="главный колбасист",url="/forum/viewtopic.php?p=4607753#p4607753"]А имеет ли преимущество схемотехник,работающий с реальными корпусами логики,триггеров,и т.д. и реализующий в железе готовое устройство,
перед программистом реализующим ту же функцию с помощью МК ,только программным кодом ? В смысле оптимизации,или даже,не побоюсь этого слова,изящества решения. Или нет ? Вопрос философский.[/uquote]
На мой взгляд, если схема не сильно сложная и не замороченная, а так же если гибкость в будущем не важна, то рациональнее ее будет выполнить на отдельных микросхемках логики. Это еще и небольшой плюс к надежности готового прибора, потому что прошивка в микроконтроллерах имеет свойство при определенных обстоятельствах слетать. Для микроконтроллера очень важно стабильное питание, отсутствие разного рода наводок... Но зато его удобно налаживать, подстраивать, калибровать датчики разные и несложно в корне изменять вообще весь алгоритм.
А преимуществом будет обладать тот, кто может и с тем и с тем совладать в равной степени.

главный колбасист

Все так. Но если инженер обладает фантазией,то он может расположить кубики элементов так вычурно для достижения результата,что внутренняя структура МК не сможет сделать это,организовать связи между частями МК так же. Да еще через посредника, программу
сколь угодно исскустно написанную . Я вот что имею в виду.
Ну и конечно,если необходимо менять время от времени выполняемые задачи устройством,тут МК нет равных.

Cheshirski

mickbell писал(а):Скажем, микросхема, реализующая указанную функцию, вряд ли окажется в восьминогом соике.

Исходная микросхема 7450 (133ЛР1) - SOIC14 (не так и велик излишек площади). Но там два таких элемента. Не знаю, существует ли "половинка" - но она как раз влезла бы в корпус SOIC8. Ну и... не во всяком контроллере в корпусе SOIC8 можно под пользовательские функции задействовать сразу 5 выводов (4 входа, 1 выход).

Олегыч1 писал(а):Это еще и небольшой плюс к надежности готового прибора, потому что прошивка в микроконтроллерах имеет свойство при определенных обстоятельствах слетать.

И это тоже.

Добавлено after 3 minutes 7 seconds:
И еще, главный колбасист, вы упустили из вида еще один класс. PLD, программируемая логика. Она сочетает в себе и гибкость МК, и "дубовость" реализации рассыпной логики.