FPGA и DSP: вопросы сопряжения

Вопросы настройки, программирования, прошивки микроконтроллеров и микросхем программируемой логики
Закрыто
Vladyc
Родился
Сообщения: 7
Зарегистрирован: Пт апр 08, 2011 09:13:56

FPGA и DSP: вопросы сопряжения

Сообщение Vladyc »

В проекте часть задач выполняется на ПЛИС Spartan 6, часть - на процессоре TI C5502.
Их нужно соединить. Последовательный порт не катит - нужно скоростное соединение, т.к. объем данных, которыми обмениваются устройства, достаточно велик. При этом на процессор еще нужно навесить SDRAM, необходимую для хранения исходных данных при вычислениях. Также нужно предусмотреть какой-то механизм, позволяющий ПЛИС читать данные с flash памяти, подключенной к процессору.

Читал доки, у С5502 есть два подходящих интерфейса: HPI и EMIF
Проблема в том, что когда работает HPI, EMIF недоступен (они используют одни и те же выводы, назначение которых устанавливается при инициализации процессора).

Можно ли подключить к нему SDRAM параллельно ПЛИС по EMIF?
Или лучше использовать для этого интерфейс HPI?
Очень хочется почитать про сопряжение ПЛИС и процессоров, хотя бы на английском :)
Реклама
Аватара пользователя
Meteor
Друг Кота
Сообщения: 3961
Зарегистрирован: Пн июл 13, 2009 14:37:39
Откуда: Московская область, наукоград.....
Контактная информация:

Re: FPGA и DSP: вопросы сопряжения

Сообщение Meteor »

Посмотрите этот журнал (более 4 М) Со стр 6
Загружая на вход компьютера "мусор", на выходе получим "мусор^32".
PS. Не работаю с: Proteus, Multisim, EWB, Micro-Cap... не спрашивайте даже
Реклама
Vladyc
Родился
Сообщения: 7
Зарегистрирован: Пт апр 08, 2011 09:13:56

Re: FPGA и DSP: вопросы сопряжения

Сообщение Vladyc »

Да не, там жесть какая-то накручена:)
У меня все проще.
Думаю, буду использовать EMIF.
Нашел пару документов по вопросу соединения ПЛИС и процессора.
2 самых интересных прикрепил.

Возникли новые вопросы.
В первом документе (xapp753, в разделе для Виртекс 4) приводятся разные варианты соединений.
Например, либо через блочную RAM на ПЛИС, либо через FIFO на основе той же блочной RAM.
Как я понимаю, и тот, и другой варианты - синхронные?
Но в другом документе (руководство по интерфейсу emif для c5502) рекомендуется подключать ПЛИС к процессору в асинхронном режиме.
Чему верить-то?)

И еще. Это одна из предложенных в xapp753 схем соединения.
C64X_FPGA.JPG
(53.24 КБ) 485 скачиваний
Все эти элементы нужно писать на ПЛИС, я правильно понимаю?
Вложения
c5502 emif guide.pdf
(510.99 КБ) 538 скачиваний
xapp753_emif_FPGA_DSP.pdf
(1.54 МБ) 521 скачивание
Аватара пользователя
Meteor
Друг Кота
Сообщения: 3961
Зарегистрирован: Пн июл 13, 2009 14:37:39
Откуда: Московская область, наукоград.....
Контактная информация:

Re: FPGA и DSP: вопросы сопряжения

Сообщение Meteor »

Насколько понимаю, синхронности в обмене можно достичь только при жестком тактировании одним генератором или каскадированием (не знаю есть ли у 5000-х выход клока).
Асинхронный обмен позволяет избежать невязок во времени
Загружая на вход компьютера "мусор", на выходе получим "мусор^32".
PS. Не работаю с: Proteus, Multisim, EWB, Micro-Cap... не спрашивайте даже
Реклама
Эиком - электронные компоненты и радиодетали
Закрыто

Вернуться в «Микроконтроллеры и ПЛИС»