Замена ПЛИС EPM7064SLC44-10 на ATF1504AS-10JC68

[ChipKiller]

Я не могу разобраться с элементами которые с мегафункциями, например: lpm mux0- на схеме из Квартуса этот элемент имеет 16 входов, 4 вывода управления и один выход- всё понятно

... главное - это спокойствие . Если нет какого либо элемента (хотя он скорее всего есть), то его и создать можно - главное понимать, что он делает. Давай опишу mux0:
создаешь *.tdf файл и называешь его mux0.tdf

Код: Выделить всё

SUBDESIGN mux0
(
	data[15..0]			: INPUT;
   sel[3..0]                       : INPUT;
	result			        : OUTPUT;
)
BEGIN
  CASE sel[] IS
   WHEN 0 => result = data[0];
   WHEN 1 => result = data[1];
 ....
   WHEN 15 => result = data[15];
  END CASE;	
END;

вроде все
PS. Глянь справку она там с кучей примеров - разобраться несложно... было-бы желание. (... писал "сходу", так что если чего пропустил - извиняй, но вроде все поправил)

[atmicandr]

Я не могу разобраться с элементами которые с мегафункциями, например: lpm mux0- на схеме из Квартуса этот элемент имеет 16 входов, 4 вывода управления и один выход- всё понятно

... главное - это спокойствие . Если нет какого либо элемента (хотя он скорее всего есть), то его и создать можно - главное понимать, что он делает. Давай опишу mux0:
создаешь *.tdf файл и называешь его mux0.tdf

Код: Выделить всё

SUBDESIGN mux0
(
	data[15..0]			: INPUT;
   sel[3..0]                       : INPUT;
	result			        : OUTPUT;
)
BEGIN
  CASE sel[] IS
   WHEN 0 => result = data[0];
   WHEN 1 => result = data[1];
 ....
   WHEN 15 => result = data[15];
  END CASE;	
END;

вроде все
PS. Глянь справку она там с кучей примеров - разобраться несложно... было-бы желание. (... писал "сходу", так что если чего пропустил - извиняй, но вроде все поправил)

Офигеть! Это на vhdl что ли? Сейчас специально всё это ввел, сохранил и скомпилировал- ошибок нет, а после набора этого как представить этот текст в виде схематического изображения? Блин, жаль обучалку никто дальше не пишет. Никак не думал что приду всё таки к языкам программирования. Ещё такой вопрос: в семействе 7000 есть корпуса 68 выводов как мне надо, но макс мне предлагает такие чипы но с быстродействием 7нс, а у меня 20- насколько это критично. И уж совсем вопрос возможно глупый: в оригинале проект был под ПЛИС семейства 7000S, а я тут пересобираю проект под семейство 7000, это точно можно или я просто сейчас занимаюсь самообразованием?

[ChipKiller]

Это на vhdl что ли?

... нет - это AHDL

а после набора этого как представить этот текст в виде схематического изображения? Блин, жаль обучалку никто дальше не пишет

текст представляется так же как и графика - созданием "символа" вот здесь писал http://radiokot.ru/forum/viewtopic.php?f=25&t=41149
на счет быстродействия - как вариант прогони в симуляторе, с ходу на такой вопрос не ответишь - много от чего зависит.

[Meteor]

в оригинале проект был под ПЛИС семейства 7000S, а я тут пересобираю проект под семейство 7000

Насколько помнит моя память, отличием 7000S от остальных являлась возможность внутрисхемного программирования.

Никак не думал что приду всё таки к языкам программирования

Приходится и такое осваивать. Вот правда дилемма возникает:
AHDL-ориентирован исключительно на Альтеру. При проверке синтеза в МоделСиме знание AHDL- пусты;
VHDL- более универсален. (для меня и прозрачен) Поддерживается возможность проверки в МоделСиме - лакомый кусочек);
Verilog- так же универсален, так же поддержиается Моделсимом. Чем то похож на С.
Последние демонстрашки от ксайлинкса и альтеры описаны на верилоге - чем не одного меня очень огорчили.

[atmicandr]

Ребята, посмотрите что получилось: конечно делал я в корявом порядке: на каждый элемент с мегафункциями создал текстовый файл и сохранил. Далее создал схематический файл, простые элементы взял внутри библиотеки, а мега- сделал новые, после сохранении которых в библиотеке элементов при этом все файлы текстовые как бы пересохранились, ну не знаю я как это правильно словами выразить. Схема получилась вообще один в один, но при компиляции многовато ошибок, может посмотрите в чём завал? Заранее
Спасибо за помощь.

[ChipKiller]

atmicandr МОЛОДЕЦ! Видно, что старался. Теперь об ошибках - загрузил проект и сразу вопросы о "правильности схемы" - видны несколько ошибок:
1 Ввод clock у lpm_counter0 - висит без тактирования ?
2 Сигнал inp_clk подается на data0?
3 lpm_counter1 сигнал cnt_en - это вход, а к нему подключен выход?
4 .............
ну и еще много "странностей"

Часть ругани компилятора идет также из-за неправильного соединения lpm_counter0 и lpm_mux0 (описание как правильно соединить шину с отдельными сигналами есть в книге Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II)

Не знаю, где была взята эта схема и что она должна делать, но явных "ляпов" много.

[atmicandr]

А я Вам скажу кто это сделал... Вот ссылка: http://kazus.ru/forums/showthread.php?t=10984 В первом топике всё написано.

[ChipKiller]

Самодельный цифровой осциллограф да уж.... звучит . К сожалению не дает скачать без регистрации, да и к тому же Квартус я себе ставить не собираюсь. Хотя если в Квартусе все выглядит так же, как и MaxPlus, то рабочей такая схема не станет.
Может просто автор выложил какой-то "промежуточный результат" ... короче не знаю. Наверное есть смысл спросить у него.
Вроде на форуме есть нечто похожее - http://radiokot.ru/circuit/digital/measure/25/

[atmicandr]

На счет тех ошибок, что Вы мне указали вроде устранил все кроме второй. В результате компиляции одна ошибка, но у меня такое ощущение, что при устранении её можно плавно прийти к такой же по формулировке но касаться она уже будет другого элемента с мегафункциями. Короче что на пальцах объяснять, лучше посмотрите сами.

[ChipKiller]

... ну теперь вполне похоже на рабочее , просто как я понимаю CPLD-ешкой управляет ATmega64. Что не нравится - w24512 имеет объем 8х64К, а используется только 256 байт! Ну а в целом, если немножко доработать, то объем записи можно увеличить.

[atmicandr]

... ну теперь вполне похоже на рабочее , просто как я понимаю CPLD-ешкой управляет ATmega64. Что не нравится - w24512 имеет объем 8х64К, а используется только 256 байт! Ну а в целом, если немножко доработать, то объем записи можно увеличить.

Такую память я вообще не нашел, пришлось поставить аналог фирмы issi. Ну а ошибок при компиляции моего детища сколько получилось? Как это устранить?

[ChipKiller]

Ну а ошибок при компиляции моего детища сколько получилось? Как это устранить?

ошибок нет - 1 Warning.

Такую память я вообще не нашел, пришлось поставить аналог фирмы issi.

... такая память стояла на "материнках" от 486 и первых Пнях в качестве кеш-памяти.

[atmicandr]

Ну а ошибок при компиляции моего детища сколько получилось? Как это устранить?

ошибок нет - 1 Warning.

Такую память я вообще не нашел, пришлось поставить аналог фирмы issi.

... такая память стояла на "материнках" от 486 и первых Пнях в качестве кеш-памяти.

Ошибка у меня такая: Error: Line 36, File c:\maxplus2\max2lib\mega_lpm\lpm_mux.tdf: Subdesign name "lpm_mux0" must be the same as the filename "lpm_mux", почему у Вас такая не появилась?

[ChipKiller]

Ошибка у меня такая: Error: Line 36, File c:\maxplus2\max2lib\mega_lpm\lpm_mux.tdf: Subdesign name "lpm_mux0" must be the same as the filename "lpm_mux"

... ругается на несовпадение имени *.tdf-файла и имени в секции SUBDESIGN. (если файл называется lpm_mux.tdf, то и имя в SUBDESIGN должно быть lpm_mux) - у меня и там и там "lpm_mux0".

[atmicandr]

Ошибка у меня такая: Error: Line 36, File c:\maxplus2\max2lib\mega_lpm\lpm_mux.tdf: Subdesign name "lpm_mux0" must be the same as the filename "lpm_mux"

... ругается на несовпадение имени *.tdf-файла и имени в секции SUBDESIGN. (если файл называется lpm_mux.tdf, то и имя в SUBDESIGN должно быть lpm_mux) - у меня и там и там "lpm_mux0".

Понял, проект завтра пересоберу. Спасибо за помощь

[ChipKiller]

Понял, проект завтра пересоберу. Спасибо за помощь

... всегда пожалуйста
После сборки можешь "перетянуть" пины в Floorplan Editor для более простой разводки печатной платы (разумеется в этом случае надо повторить компиляцию)
Удачи.

[atmicandr]

Понял, проект завтра пересоберу. Спасибо за помощь

... всегда пожалуйста
После сборки можешь "перетянуть" пины в Floorplan Editor для более простой разводки печатной платы (разумеется в этом случае надо повторить компиляцию)
Удачи.

будьте уверены, я Вас ещё побеспокою. С уважением Корчагин Андрей

[atmicandr]

ChipKiller, Вы мне сказали, что второй вариант оказался рабочим и скомпилировался у Вас нормально с одним предупреждением, можете его сюда выложить вместе с результатами компиляции? Пересобрал сегодня всё, но ошибка та же самая. Я хочу сравнить Ваши файлы со своими. С уважением Корчагин Андрей

[ChipKiller]

Пересобрал сегодня всё, но ошибка та же самая

... странно - у меня все Ок

[atmicandr]

Пересобрал сегодня всё, но ошибка та же самая

... странно - у меня все Ок

ChipKiller, спасибо большое!, всё перекомпилировал по чип EPM7064LC68-15, один только варнинг, как Вы и сказали. Переразводку тоже сделал, чтобы применены были только такие выводы, которые не используются двояко и освободив те выводы, которые для EPM являются I/O, а для 1504 - они JTAG, чтобы внутрисхемно прошить. Теперь все попробую в железе. Есть только один вопрос-сомнение: в EPM7064LC68-15 отсутствовала поддержка внутрисхемного программирования (мне вообще не понятно как раньше такие чипы прошивали), а в ATF1504ASL-20JC68 есть такая поддержка, не помешет ли такое конкретное отличие?
Кстати ошибки свои я все нашел: все они были связаны с тем, что например в строке subdesign элемент с мегафункциями имел имя lpm_counter, а далее по тексту он уже назывался lpm_counter0 и еще кое где между знаками равенства отсутствовали пробелы. Если так по чесноку, то MAX+plusII мне показался гораздо проще чем Quartus II и понятнее. С уважением Корчагин Андрей