Z_h_e писал(а):Терзают смутные сомнения на счет железа,
а емкость затвора у этого generic какая? И в какие степи этот заряд сольётся?
Добавлено after 2 hours 58 minutes 48 seconds:
На самом деле меня смутил AN310. Открываем и видим:
Код: Выделить всё
void USI_TWI_Master_Initialise( void )
{
PORT_USI |= (1<<PIN_USI_SDA); // Enable pullup on SDA, to set high as released state.
PORT_USI |= (1<<PIN_USI_SCL); // Enable pullup on SCL, to set high as released state.
DDR_USI |= (1<<PIN_USI_SCL); // Enable SCL as output.
DDR_USI |= (1<<PIN_USI_SDA); // Enable SDA as output.
USIDR = 0xFF; // Preload dataregister with "released level" data.
USICR = (0<<USISIE)|(0<<USIOIE)| // Disable Interrupts.
(1<<USIWM1)|(0<<USIWM0)| // Set USI in Two-wire mode.
(1<<USICS1)|(0<<USICS0)|(1<<USICLK)| // Software stobe as counter clock source
(0<<USITC);
USISR = (1<<USISIF)|(1<<USIOIF)|(1<<USIPF)|(1<<USIDC)| // Clear flags,
(0x0<<USICNT0); // and reset counter.
}
Первые две строчки включают резисторы подтяжки. Зачем? Да и ещё и с комментариями, которые это и утверждают. В заголовочнике среди прочих присутствуют attiny2313 и линейка attinyx5. Я уж подумал, что там всё иначе? Но нет- также, как и у других тинек серии atmega.
Следующие две строчки переводят пины на выход и автоматом на этих пинах выставляется высокий уровень. Возможно, ради этого и делалось всё? Но зачем в комментариях писать про pullup? Последние строки уже инициализируют USI в качестве I2C, что приводит к притягиванию обоих пинов к земле. Если бы не ЛА, никогда б не узнал, что инициализация USI в этот режим просто чудовищно медленная. На тактовой в 1 мегагерц оно ещё успевает до начала передачи данных, а вот на тактовой 8 МГц - нет.
Смотрим функцию приемо-передачи. Вот формируем старт:
Код: Выделить всё
PORT_USI |= (1<<PIN_USI_SCL); // Release SCL.
while( !(PIN_USI & (1<<PIN_USI_SCL)) ); // Verify that SCL becomes high.
#ifdef TWI_FAST_MODE
_delay_us( T4_TWI/4 ); // Delay for T4TWI if TWI_FAST_MODE
#else
_delay_us( T2_TWI/4 ); // Delay for T2TWI if TWI_STANDARD_MODE
#endif
/* Generate Start Condition */
PORT_USI &= ~(1<<PIN_USI_SDA); // Force SDA LOW.
_delay_us( T4_TWI/4 );
PORT_USI &= ~(1<<PIN_USI_SCL); // Pull SCL LOW.
PORT_USI |= (1<<PIN_USI_SDA); // Release SDA.
На кой черт дергать регистр PORTx, а не DDRx? К тому же такая дергалка активирует модуль детекции старта, что приведет неизбежно к аппаратному притягиванию SCL к нулю до момента сброса флага.
Честно, считал аппноуты некой базой или даже вершиной программирования))). Но теперь усомнился в этом.
