Помогите разобраться...ПЛИС Spartan2, среда WebPack ISE 10.1

[Nobodevi4]

Не могу разобраться как сделать обычный синус на всем этом..((
Насколько мне известно, в любой ПЛИС это будет из себя представлять ROM(RAM с датой) и логика выборки данных. Только я хоть убей не могу понять как осуществить это в среде...Заранее всем спасибо. МЯУ

[Meteor]

А тамсмотрели?

[Smirnov]

Не могу разобраться как сделать обычный синус на всем этом..((
Насколько мне известно, в любой ПЛИС это будет из себя представлять ROM(RAM с датой) и логика выборки данных. Только я хоть убей не могу понять как осуществить это в среде...Заранее всем спасибо. МЯУ

ну в какой то степени да, это справедливо, но оно чуток узкое.

Если в общих чертах как сделать синус, то можно выдать наружу цифровой синус, т.е. из плис выходит 8 бит, они образуют 8битное число текущей выборки, подоёш их на ЦАП - на выходе получаеш аналоговый синус. в качестве ЦАП в простейшем случае может быть матрица R-2R + ОУ.

Как выдать наружу синус:
1. необходимо объявить в тексте Verilog или VHDL блок памяти, или поставить в редакторе елемент - блок RAM или ROM памяти.
2. В этот блок памяти необходимо загрузить средствами среди HEX файл с константами твоего синуса
3. Объявить или нарисовать счётчик ктороый будет перебирать адрес для последовательной выдачи данных из твоего блока памяти. Для счётчика естественно необходимо будет завести внутрь ПЛИС частоту или взять изнутри плис частоту если такие блоки имеются.
4. Подключить счётчик к адресу памяти.
5. Выдать выход данных памяти наружу. Всё данные пойдут.

Извени, но по ксилинксам не специалист, поэтому непосредственно по их оболочке и ПО как что реализовывать сказать не могу.

[Tubus]

Так. Уточните задачу и частотную область устройства. Могу помочь советом и не только. Синус образуется на основе ЦВС. Частота его может быть произвольной. Но есть ограничения по скорости вывода выходной ступени - ЦАП. Далее ставится аналоговый ФНЧ нужного порядка. Это теория. Если делать реальную железку то с ноля не получится... Лучше и дешевле сделать на МК или ЦСП. Я имею опыт работы с Virtex5. Частота дискретизации без умножения исходной частоты до 500 МГц. Вот.

[nick17]

Вот здесь посмотри http://www.fpga4fun.com/PWM_DAC.html