DAC

[Двоешник]

Хочу построить простенький цифро-аналоговый преобразователь. Будет мне и наука и полезная штука в хозяйстве.
Для этого предлагаю рассмотреть первый вариант схемы (прилагается) . Необходимо иметь возможность записать цифровой сигнал в ОЗУ с последующим "воспроизведением". Для этого в схеме введена функциональность которая "смотрит" на сигнал синхронизации и соответствующим образом перестраивает направление данных с шины.

Работает это так: когда на девайс поступает синхра, в схеме формируется пара лог. уровней/импульсов, которые перестраивают схему на запись с шины данных в ОЗУ. Когда его (синхросигнала) нет, то девайс выводит на шину DAC то, что внутри ОЗУ скопилось.

Хотелось на U2B+U2C собрать схему которая в лог. нолик опрокидывает U2B если есть на входе синхра. Судя по всему это не правильное решение, ибо такая схема просто затягивает входной импульс на определенную параметрами RC цепочки величину.
Мне же необходимо при наличии входной частоты 16MHz сформировать логический уровень, который бы свидетельствовал о наличии этой самой частоты на входе CLK.
Диф цепочка С3, R3 , служит для того ,чтоб сформировать короткий импульс сброса счетчиков.
Синхросигнал 16МНz
вот тут схема:

http://us.ua/161296/

нормально пдф не получилось добавить:(

Выходной каскад построен на AD830, по материалам опубликованным Л.И. Ридико

[Rinon Ninqueon]

R2R ЦАП прогугли

[walkerru]

А схема-то где прилагается?

[Двоешник]

R2R ЦАП прогугли

R2R ЦАП на восемь разрядов и с частотой клока в 16MHz получится не очень айс, да и планы есть поставить переключалку в схему, которая позволит подавать на шину данные с частотой повыше чем 16МНz, ведь ЦАП у меня 100 MSPS Update Rate
Нужно подобрать ОУ соответствующий и выходной каскад другой использовать, тем не менее, это оч. интересно в отличии от простой Р2Р схемы.

[Двоешник]

А схема-то где прилагается?

Блин чета не цепляется пдфка. Сейчас попробую еще разок

[walkerru]

Хитрое оно...

Не понял только задумку. Хотите-то от устройства чего?
При каких условиях и в каком количестве данные попадают в ОЗУ? Если данных на входе нет, содержимое ОЗУ по кругу выдаётся? Если вдруг появились новые данные, куда они пишутся? Что происходит со старыми?
Что такое «есть синхра»? Есть стробирующие импульсы? А что будет на входе если её нет? Уровень? Какой уровень?

Как я понимаю, предполагается, что из ОЗУ в ЦАП вывод идёт с частотой 16МГц? А на кой там 100MSPS DAC тогда?

Короче, поподробнее опишите что и при каких условиях где должно происходить, начиная от входного сигнала.

Первое, что в глаза бросается - ОЗУ никогда не выбрано по вашей схеме. Равно как шина данных всегда работает на вывод.
Второе. что бросается - ОЗУ пятивольтовое, а запитано от 3.3
Смотрите внимательнее даташит.

[Двоешник]

Смысл в том чтоб сделать DAC, который будет уметь работать в 3х режимах:
1й - Работа от внешнего источника синхросигнала и соответственно данных. И то и другое заводится с разъема U13 (BH-14R)
2й - Работа с данными и синхросигналом, который берется из ОЗУ "1Mx8 bit Low Power full CMOS Static RAM", синхра (синхросигнал) вырабатывается внутренним кварцевым генератором.
3й - На перспективу. Возможность переключить устройство в состояние при котором можно будет подавать высокую частоту на DAC, отключив выходной буфер ,и схему анализа наличия синхросигнала

Стробирующих импульсов нет, ну если я правильно понимаю о чем речь.

В первом режиме внешний сигнал синхронизации с разъема U13 (BH-14R) служит помимо своего основного назначения как источник информации (ведь по сути так и есть ,по наличию сигнала можно судить о том, что некие внешние механизмы пытаются работать с DAC) Вот его я и планирую использовать для віработки цифровіх сигналов, которіми переключу систему на работу с внешними сигналами. Все время когда сигнал синхронизации поступает на вход, данніе помимо того, что поступают на DAC, пишутся в память ОЗУ.

Второй режим необходим, чтобы "проиграть" все что записано в ОЗУ на DAC автономно! то есть данных и сигнала синхронизации на разъеме нет, все это генерится внутри девайса. Для этого задействован внутренни кварцевый генератор U7, установлены закольцованые двоичные счетчики, присутсвует схема которая сбрасывает счетчики к моменту начала записи. Таким образом если я могу записать и воспроизвести из памяти данные на DAC

Третий режим нужен для того ,чтоб эта железка пригодилась потом, когда возможно будет необходимо 100MSPS. Почему бы и нет? Ведь все или почти все на плате есть ,нужно только отсечь лишнее некими функциями управления.

Выходной каскад построен на AD830, по материалам опубликованным Л.И. Ридико

[Двоешник]

Хитрое оно...

Первое, что в глаза бросается - ОЗУ никогда не выбрано по вашей схеме. Равно как шина данных всегда работает на вывод.
Второе. что бросается - ОЗУ пятивольтовое, а запитано от 3.3
Смотрите внимательнее даташит.

Почему не выбрано? Одним сигналом WE работа ОЗУ переключается на запись и на чтение. Сам сигнал WE будет управляться некоторой схемой. Та которая на моей схемке, наверное не подойдет, тем не менее решение найдется.
Питание и правда с ошибкой, нужно будет переключить на 5 вотльт от УСБ.

Шина данных и должна всегда на вывод работать, но в те моменты, когда выводится инфа из ОЗУ на DAC - буф. регистр должен быть переключен в Z состояние.

[walkerru]

Потому что на 6-й ноге CS должен быть активный 0, а на 40-й единица. У вас наоборот - кристалл никогда не выбран и не работает.
По поводу OE/WE - да, вы правы, у WE преимущество. Шину данных ОЗУ я имел в виду

Что вы понимаете под синхросигналом? А что под стробирующими импульсами?

Вот вам одна из схем детектора импульсов (номиналы на вашу частоту нужно считать) - см аттач.

[Двоешник]

Потому что на 6-й ноге CS должен быть активный 0, а на 40-й единица. У вас наоборот - кристалл никогда не выбран и не работает.
По поводу OE/WE - да, вы правы, у WE преимущество. Шину данных ОЗУ я имел в виду

Что вы понимаете под синхросигналом? А что под стробирующими импульсами?

Вот вам одна из схем детектора импульсов (номиналы на вашу частоту нужно считать) - см аттач.

Уровни на входах ОЗУ, поправим, но в принципе как мне кажется работоспособно?
Синхросигнал, это цифровой сигнал который служит для тактирования (переключения из одного в др. состояние) цифровых устройства. Стробирующие импульсы в моем понимании не тактируют цифровую электронику а как бы привязывают или связывают цифровые сигналы в узлах йифровых схем. В данном случае есть только синнал синхронизации CLK_OUT, вывод 9 входного разъема.

Детектор нормальненький, но было бы здорово, чтоб этот самый детектор не был строго привязан к частоте на входе. Возможно что-то придумать? Спасибо!

[walkerru]

Третий режим у вас не сильно выше 16МГц будет... 55нс - 18МГц с копейками макс.

Про синхронизацию... Установили данные на шине -> по фронту (или по спаду) - т.е. при изменении линии синхроимпульса куда-нибудь записали.

Кстати, у 74LVC244 нет 22-й ноги

А в остальном пока разбираюсь дальше...

[Двоешник]

Третий режим у вас не сильно выше 16МГц будет... 55нс - 18МГц с копейками макс.

Про синхронизацию... Установили данные на шине -> по фронту (или по спаду) - т.е. при изменении линии синхроимпульса куда-нибудь записали.

Кстати, у 74LVC244 нет 22-й ноги

А в остальном пока разбираюсь дальше...

Третий режим без чтения из ОЗУ планируется.
По 74LVC244 размберемся ,что там за лапы лишние.

[walkerru]

Весьма не уверен, что монтажное ИЛИ для КМОП -- это хорошо. Это про сброс счетчиков.
Попробуйте нарисовать графики распространения данных (и управляющие сигналы, конечно же) в вашей схеме от входа до ОЗУ с учётом задержек переключения. Мне кажется, что первый байт в ОЗУ будет мусором. А может и все.

Возможно, пересылка ОЗУ-ЦАП тоже будет с проблемами: тоже нарисуйте графики с учетом задержек.

Идея такова:
1. Установили значения шины данных
2. Установили строб
3. Сняли строб
4. Изменили значения шины данных

И везде есть задержки, указанные в даташитах.

Нарисуйте-проверьте.

Аналоговый мультиплексор/демультиплексор на входе стробов, мне кажется, нафиг не нужен. Переключение прекрасно реализуется логическими элементами

Также весьма не уверен, что трёхвольтовые микросхемы порадуются пятивольтовой шине ОЗУ. Что-то надо с преобразователями уровня мудрить или ОЗУ менять.

А вот еще хороший вопрос: пришла посылка данных три байта. Всё записалось в ОЗУ, предположим. А потом ваш мегабайт мусора гоняется по кругу, за исключением этих трёх байт?

[Двоешник]

Аналоговый мультиплексор/демультиплексор, меньше чем SO14 раза в 4, пусть будет.
Для того чтоб согласовать лог. уровни DAC и памяти нужно наверное питать отдельными напряжениями цифровую и аналоговую часть. Такая возможность у THS5641 есть, вот мы ею и воспользуемся. Таким образом опираясь на ваши каменты сделаю так:
74LVC244, K6X8008, счетчики, цифровую часть 74LVC244 запитаю от 5 вольт, аналоговая часть DAC, ОУ пока остаются на 3,3в

Теперь что касается 3х байт. Да, если запишите 3 байта, то будет по кругу гонять мусор и эти три байта. Если Вам это конечно нужно. А если Вы планируете "проигрывать" последовательность в 3 байта на ЦАПе, то будьте добры, запишите эти три байта во все ОЗУ друг за дружкой. Тогда эти самые три байта будут на выходе всегда и без всякого мусора. Вы понимаете меня?

Импульс сброса думаю получится шикарный для счетчиков, почему нет? Другое дело со схемой формирующей сигнал присутствия синхры на входе, тут я еще колеблюсь.

Графики нарисую, но в данный момент не это важно, концепция пока не ясна. Что касается работоспособности то при самых чудных раскладах счетчик будет считать, по тактовому сигналу будет в память производится запись и чтение, Цапу, ваще пофик, что там перед ним происходит ,он по каждому такту преобразовывает цифру в аналог. Тактовая будет? Сигналы на шине будут? Почему ему не работать?

[walkerru]

Ну если рассматривать это таким образом, то как-то работать точно будет. А вот, чтобы работало не как-то, а как задумывалось...

Кстати, память и такая бывает: http://www.efo.ru/doc/IDT/IDT.pl?48

[Двоешник]

Ну если рассматривать это таким образом, то как-то работать точно будет. А вот, чтобы работало не как-то, а как задумывалось...

Пока рановато карандаши расчехлять, все это черновик и наброски.
Память дорогое удовольствие, и на сколько я понял эта моя K6X самая недорогая из дорогого. Не вижу смысла что-то другое использовать, или чего - то не понимаю?

[walkerru]

Импульс сброса думаю получится шикарный для счетчиков, почему нет?

А вас не смущает, что два выхода у вас соединены воедино? 4U8 и 11U2D

Пока рановато карандаши расчехлять

А вы порисуйте, порисуйте. 16МГц - это полпериода 31,25нс. А минимальная длительность импульса записи в память 40нс. К примеру.
А при управлении чтением сигналом WE вообше фиг его знает какая минимальная.
По графикам интересные открытия иногда случаются...

[Двоешник]

Импульс сброса думаю получится шикарный для счетчиков, почему нет?

А вас не смущает, что два выхода у вас соединены воедино? 4U8 и 11U2D

Пока рановато карандаши расчехлять

А вы порисуйте, порисуйте. 16МГц - это полпериода 31,25нс. А минимальная длительность импульса записи в память 40нс. К примеру.
А при управлении чтением сигналом WE вообше фиг его знает какая минимальная.
По графикам интересные открытия иногда случаются...

Да нужно сброс поправить, не кузяво однако:)
40нс можно из 31,25 сделать, ну например затянув его немного.
В связи с тем что 16МНz высокая частота и правда могут быть сюрпризы.
Ну хорошо, значить пошупать времянки остается? Правильно я понял?

[walkerru]

40нс можно из 31,25 сделать, ну например затянув его немного

Тогда на цикл чтения сколько наносекунд останется?

Ну хорошо, значить пошупать времянки остается? Правильно я понял?

Поле там еще непаханное остаётся... Под нужные тайминги схему подтягивать, к примеру. Аналоговую часть смотреть...

[Двоешник]

Память вообще не правильно включена:(
Для чтения стробировать какбы вообще нет необходимости ,а вот записывать в память нужно чем-то дергать.
Вот http://biakom.com/pdf/K6X8008T2B_Samsung.pdfнашел в продаже, кстати она 3,3в

Периоды tWC, tRC минимум 55, максимум 70нс. Это значит что при 55ти нс, я смогу писать и читать в*/из памяти на скорости 18181818.18Гц. Или я что то не правильно считаю?