HELP Помогите реализовать схему ПЛИС дешифратор MAX Plus +

[bARI]

Не получается схему собрать в максе,
Разрядность входного слова, бит 7
Разрядность выходного слова, бит 40
Количество ступеней дешифрации М
М=k/m

Количество микросхем в младшей ступени N=l/n
l - число выходов конечного устройства
n - число выходов отдельной микросхемы

Дешифратор выбрал 74185
Помогите ооочень

[BerZerK-ku]

А что именно-то не получается и почему не воспользовались lpm_decode?

[IfoR]

А что нибудь типа такого на Verilog-е не подойдёт?

Код: Выделить всё

module decoder(input [6:0] in, output [39:0] out);
     assign out = 1 << in;
endmodule

Кстати, а куда аж 7 бит? 6-ти бы хватило. Или я что-то не то понимаю...