Вопросы про Quartus и VHDL

[Kodi]

Изучаю VHDL и САПР Quartus.
Вопросы по Quartus -у:
1) Есть готовый код на VHDL. Что нужно сделать в среде разработки чтоб она нарисовала принципиальную схему проекта?
2) Как в Quartus провести моделирование проекта?
3) Как назначить реальные ножки ПЛИС входным и выходным портам?
4) Какое расширение имеет файл прошивки?

Нужно написать такую прогу на VHDL: при логическом 0 на входе на выходе тоже логический 0. когда на входе появляется лог. 1 то на выходе должны появиться импульсы определённой частоты и продолжаться до тех пор пока на входе не появиться лог. 0.
Вопрос собственно как использовать оперетор wait когда задан сигнал в списке чувствительности процесса?
Код написан в поведенческой форме.
Строго не судите одна из первых моих программ на VHDL.
library ieee;
use ieee.std_logic_1164.all;
use std.standard;
entity blim is
port ( A: in std_logic;
x: out std_logic);
end blim;
architecture behav_blim of blim is
begin
P1: process ()
begin
if A='0' then
begin
loop
wait until 300 ms;
x<='1';
wait until 300 ms;
x<='0';
end loop;
end if;
if A='0'
x<=0;
end if;
end process P1;
end behav_blim;
Плиз откликнетесь кто знает VHDL и QUARTUS

[__Alexander]

Изучаю VHDL и САПР Quartus.
Вопросы по Quartus -у:
1) Есть готовый код на VHDL. Что нужно сделать в среде разработки чтоб она нарисовала принципиальную схему проекта?
2) Как в Quartus провести моделирование проекта?
3) Как назначить реальные ножки ПЛИС входным и выходным портам?
4) Какое расширение имеет файл прошивки?

1 - никак.
2 - ? что понимаете под моделированием?
3 - Если на VHDL - то руками прописываются. Если со схемы - то в опциях Pin Planner. (но для первого варианта тожет может подойти).
4 - по умолчанию .pof, хотя зачем, если все заливается с квартуса - а он сам знает, что заливать.

А вообще, по постановке задачи, рекомендую с VHDL не заморачиваться, а нарисовать схему. И быстрее, и опыт будет.

[__Alexander]

Вот задумался. А каким образом вы хотите получить частоту с ПЛИСа, не подавая на нее входящую? Не сталкивался.

[Kodi]

__Alexander писал(а):
1 - никак.

Здравствуйте, приехали. Как это никак, когда лично мне показывали что из готового VHDL кода quartus может нарисовать принципиальную схему того что я написал на этом языке(просто не помню что надо делать потому и спаршиваю).

__Alexander писал(а):
Вот задумался. А каким образом вы хотите получить частоту с ПЛИСа, не подавая на нее входящую? Не сталкивался.

Что Вы имеете под входящей частотой? Частоту глобального тактирования? Я србираюсь подавать частоту глобального тактирования на ПЛИС.

[Kodi]

Сам же отвечаю на свои вопросы....
1) Есть готовый код на VHDL. Что нужно сделать в среде разработки чтоб она нарисовала принципиальную схему проекта?
тулз/нетлист вьюет/ртл вьюер....

[__Alexander]

Сам же отвечаю на свои вопросы....
1) Есть готовый код на VHDL. Что нужно сделать в среде разработки чтоб она нарисовала принципиальную схему проекта?
тулз/нетлист вьюет/ртл вьюер....

Вот так и дальше будешь отвечать на свои вопросы. Из какого признака он должен тебе нарисовать схему, по корявому куску программы, который напишет любой студент на паскале? Или квартус мысли читает?
Задай ему в параметрах компоненты, которые будут использоваться, функции их... короче, недели три и схема у тебя в кармане.
Если ты видел как из из этого куска программы получается схема, будь лубезен продемонстрируй, а то до этой поры я считал, что чудес не существует.

[Kodi]

В самом первом сообщении в этой теме я задал ОТДЕЛЬНЫЕ вопросы по квартусу и ОТДЕЛЬНЫЕ вопросы по языку. Это вопервых!!!!!!
Во вторых код который я выложил в первом сообщении прилизительный и требует естественно доработки!!!
В третьих создайте новый проект в квартусе создайте там VHDL файл и введите туда вот такой код(проект мультиплексора):


library ieee;
use ieee.std_logic_1164.all;
entity fist is
port (S1, S0, A, B, C, D: in std_logic;
Z: out std_logic);
end fist;
architecture behav_fist of fist is
begin
P1: process (S1, S0)
begin
if S1='0' and S0='0' then
Z<=A;
end if;

if S1='0' and s0='1' then
Z<=B;
end if;
if S1='1' and s0='0' then
Z<=C;
end if;
if S1='1' and s0='1' then
Z<=D;
end if;
end process P1 ;
end behav_fist ;

Нажимаете Ctrl+L. Проект компилится. А потом тулз/нетлист вьюет/ртл вьюер.... и Вам квартус нарисует такую схему.

[Mozart]

я прошу прощения сразу... но есть документация на квартус, и там можно найти ответы на ваши вопросы:

1) Есть готовый код на VHDL. Что нужно сделать в среде разработки чтоб она нарисовала принципиальную схему проекта?
2) Как в Quartus провести моделирование проекта?
3) Как назначить реальные ножки ПЛИС входным и выходным портам?
4) Какое расширение имеет файл прошивки?

и ещё много чего можно найти...
вы лучше спросите что вы не поняли. а не то что вам лень читать...

вот ссылка http://www.altera.com/literature/lit-qt ... %20quartus

з.ы. дети читайте книги они принесут вам пользу...