STM32 - проблемы с тактированием

[КРАМ]

Я то как раз тему прочел, в отличии от Вас...
Иначе бы Вы мне не приписывали какую то смешную хрень.
Обсуждаемая в топике проблема не стоит выеденного яйца.
В самом начале автору предложили посмотреть дизасм - это и был единственный правильный ответ ПО СУЩЕСТВУ.
А все остальное - флуд.
АВР так же точно развернет диаграмму работы кода, как и АРМ.И дураку ясно, что отсутствие битовых команд у АРМа привело к необходимости всяких костылей типа BSRR и bit banding. Но и в этом варианте временная диаграмма исполнения будет четко повторять АСМ код.
А еще скорость ногодрыга будет определяться самим набором команд, включая типы адресаций.

[scorpi_0n]

Не будет. Вернее - не всегда будет. Это уже в теме было видно. Конвейер никто не отменял. Если вы не видите разницы, то это ваши проблемы.

[КРАМ]

Причем тут конвейер? Конвейер есть и в АВР и в ПИКах. Он вообще есть у всех современных МК. Патамушта команда не может исполняться за 1 машцикл ПРИНЦИПИАЛЬНО. Это многотактовый процесс выборки-декодирования-выборки операндов-исполнения-выгрузки результата. В простейшем суперлупе с единственным БЕЗУСЛОВНЫМ ветвлением не будет никаких неопределенностей.

[scorpi_0n]

Та ну? А откуда же тогда такие результаты? Откуда появляются лишние такты? Вы сами себе противоречите. Займитесь уже изучением документации. Там ведь все расписано, как уже и в этой теме. Осталось только прочитать и подумать.

[VladimirVladimirovitch]

Чем ногодрыг таймером или др. периферийным модулем не подходит?

Спасибо за подсказку. попробую завтра таймером пошевелить

С таймерами получилось все красиво:


(вверх - тактирование MC0; низ - с ноги TIM4)

[КРАМ]

Та ну? А откуда же тогда такие результаты? Откуда появляются лишние такты? Вы сами себе противоречите. Займитесь уже изучением документации. Там ведь все расписано, как уже и в этой теме. Осталось только прочитать и подумать.

Что "ну" и какие результаты?
Или выражайтесь внятно и конкретно, либо вообще не выражайтесь.
Я примерно полтора года занимаюсь АРМами (в том числе) и никаких особенностей в смысле "пропуска тактов" не замечал. Обычное исполнение с обычными временами соответствующими коду. Латентность входа в прерывание действительно у старших Кортексов довольно нестабильная, но к обсуждаемому вопросу не имеет никакого отношения. Ну и ДМА может нарушить иддилию стабильности, но и ДМА в нынешнем случае нет.

С таймерами получилось все красиво

Кто бы сомневался.
Применение жесткой логики всегда стабильнее софтовых приблуд.
Но правильное использование ногодрыга с пониманием причин возможной нестабильности позволит экономить таймеры в требовательных к таймерам задачах. Не так их и много - этих таймеров...

[VladimirVladimirovitch]

Применение жесткой логики всегда стабильнее софтовых приблуд.

Это конечно понятно. Но как быть когда надо отправлять данные в параллельный 8 битный ЦАП с приличной скоростью ~ 10MB/sec, причем по условию, без использования FSMC? Через DMA на GPIO можно выводить, если нет FSMC?

[Reflector]

Через DMA на GPIO можно выводить, если нет FSMC?

Да, для F1 выходит 9 тактов, для F4 - 4.