меняющуюся от времени (количества полученных синхроимпульсов) ?
еcли это так то вся схема может состоять из 1го 6 битного регистра со счетным входом загрузки (или 8 битного, чтоб редкости не искать)
и логической схемы (матрицы) 6x6 которая преобразует текущее (предыдущее) состояние входов в новое состояние которое загрузится в регистр по следующему синхрофронту.
а чтоб синтезировать схему 6x6 матрицы - надо заполнить табличку из 2^6 вариантов кодов (если в схеме нет ресета то ненужные комбинации - должны преобразовываться в 1 из нужных, например все недопустимые в 1 начальную)
а потом для каждого из 6 выходов матрицы строим мин днф или кнф и собираем из доступных лог элементов
если с булевой алгеброй нелады то можно взять 8битный rom (аля 28с64 (8x8k) или сколько там минимум удастся раздобыть) и заполнить первые 64 адресов нужными битами из вышеупомянутой таблички а адреса A6...Axxx засадить на 0. или любую plm (но они дороже чем rom и сложнее преобразовать исходную табличку в загружаемый код конфигурации)
тоесть вся схема из 2х чипов 74hc574 + 28c64




