Можно ли параллелить выходы микросхем CMOS-логики?

[Dima_Kirikov]

Всем привет!
Хочу вот схемку

Logik.JPG

(9.14 КБ) 452 скачивания

одну реализовать на микросхеме CD4011UB.
Мне нужно, вообще-то, только 3 элемента И-НЕ, но я подумал:
чего добру пропадать и решил запараллелить два из них, дабы заодно
и выходной ток поднять. Теперь назрел закономерный вопрос:
А так делать можно? Там выходное сопротивление по идее около
килоома получается, а нагружать я это дело собираюсь на MOSFET-драйвер...

[SmarTrunk]

Можно, легко, так часто делают, в случае классической КМОП-логики (например, 561-я серия). Иногда и больше КМОП- элементов параллелят, если нужно (одинаковых). Выходное сопротивление у них сильно зависит от напряжения питания, при +5В наверно порядка килоома, при +12 где-то триста ом.

[Dima_Kirikov]

Cпасибо!

[ino53]

В ТУ написано что-то вроде: допускается соединение входов-выходов ЛЭ, выполненных на одном кристалле, т.е. только одной микросхемы.

[Dima_Kirikov]

Ну, мне и нужно, собственно, внутри одной микросхемы.
С ТТЛ такой номер как я понял не проходит - я пытался как-то
у инвертора серии 74 выхода запараллелить. Сгорела акаки свеча!

[МитяРа]

С ТТЛ такой номер как я понял не проходит

Очень даже проходит..

у инвертора серии 74 выхода запараллелить.

если ты при это не запараллелил входа, то конечно, будет свеча...