MAVr 34 писал(а):И судя по всему, этот ток датчик пропускает через себя на общий провод.
И как все таки правильно? С ножки входа последующей логики он же не заберет такой ток? Да и не отдаст... Надо ставить pnp транзистор на выход? Или все же npn?
Shr1mpy писал(а):Или вы имеете ввиду, что его надо подключать как логику с открытым коллектором?
Gudd-Head писал(а):Shr1mpy писал(а):Или вы имеете ввиду, что его надо подключать как логику с открытым коллектором?
Какой ещё общий коллектор? Там наверняка КМОП выход.
Shr1mpy писал(а):Думал обойтись теорией, но видимо придется все таки приобретать....
Gudd-Head писал(а):Shr1mpy писал(а):Думал обойтись теорией, но видимо придется все таки приобретать....
То, что вы пытаетесь вразить на словах — не теория. Теория — это ссылка на даташит датчика.
Shr1mpy писал(а):Ну по указанным мной названиям не так сложно найти пдф с ТХ
Shr1mpy писал(а):P.S. Как я и говорил он довольно скудный, да еще с полукривым переводом. "-" 200мА потому, что в английском варианте ТХ указано, что это "Negative trigger output".
Shr1mpy писал(а):Хотел бы еще уточнить, например в этой МС Ioh и Iol - токи потребляемый/отдаваемый из питания / на общий (соответственно)?
Shr1mpy писал(а):К слову что-то мне не совсем ясно какой резистор надо от питания присоединить? Из расчета чтобы при максимальном токе на нем падало нужное кол-во вольт (12В(АКБ)-3.5В(минимум лог.1)=8,5В, т.е. ~45 Ом )?
Shr1mpy писал(а):ага, понял. Значится если у датчика инверсная логика, то в его режиме тревоги через резистор и МС будет течь ток, а на выходе будет потенциал близкий к 0.
Shr1mpy писал(а):А в режиме ожидания на выход будет передаваться напряжения питания!?
Shr1mpy писал(а):А скажем второй микросхемой будет ли нормально закрываться npn транзистор, с учетом того, что ток будет втекать в МС, но напряжение база-эммитер будет положительным и не нулевым (0.2-0.8В по ТХ)?
Gudd-Head писал(а):Предположительно нет. В режиме ожидания будет Z-состояние (закрытый транзистор). "+" питания будет только если подтянуть выход резистором.
Про вторую МС не понял.
Что сайт, что форум, к слову - золото Shr1mpy писал(а):ну просто учили меня, что для закрытия npn транзистора необходимо обеспечить протекание тока из коллектора в базу и отрицательное напряжение базы-эмиттер. Правильно ли я понимаю, что в общем достаточно выполнение лишь первого условия?
P.S. Огромное спасибо за проявленное терпение
Неправильно учили.Shr1mpy писал(а):ну просто учили меня, что для закрытия npn транзистора необходимо обеспечить протекание тока из коллектора в базу
SERJ писал(а):Неправильно учили.Shr1mpy писал(а):ну просто учили меня, что для закрытия npn транзистора необходимо обеспечить протекание тока из коллектора в базу
Из коллектора в базу в транзисторе никакого тока не течет.
SERJ писал(а):Из коллектора в базу в транзисторе никакого тока не течет.
Shr1mpy писал(а):Скорее я что-то неправильно написал. Сейчас сверяюсь с раздаточными материалами из института - там это названо "областью глубокой отсечки". Ну да ладно, т.е. если у меня на выходе логике (базе транзистора) будет 0.2-0.8 вольта то в зависимости от выбранного VT он будет или в закрытом состоянии, или в режиме усиления?
Базовый ток течет через эмиттер, а не через коллектор независимо какой транзистор.Gudd-Head писал(а):SERJ писал(а):Из коллектора в базу в транзисторе никакого тока не течет.
Как же... базовый ток PNP транзистора.
